《基于FPGA的八位十进制数字频率计的设计与仿真-课程设计任务书》.docVIP

数字系统设计与VHDL课程设计任务书 一、题目：基于FPGA的八位十进制数字频率计的设计与仿真 二、主要内容 本次设计是运用FPGA（现场可编程门阵列）芯片来实现一个八位十进制数字频率计，输入信号频率通过数码管来显示。设计中采用Verilog HDL语言编程，运用QUARTUS Ⅱ软件实现。 三、基本要求 1. 查阅相关原始资料，书写文献综述，英文资料翻译。 2. 理解相关的资料，确定系统功能、性能指标，选择系统组成方案。 3. 选择系统方案，运用 Verilog HDL编程，采用QUARTUS Ⅱ集成开发环境进行编辑、综合测试，并进行引脚锁定。 4. 采用MagicSOPC实验开发平台，以FPGA为核心器件，主控芯片为EP2C35F672C8器件并下载到试验箱中进行验证，最终实现所需的八位十进制数字频率计，并在数码管上显示。 5. 撰写研究报告及结果分析，书写课程设计论文。 四、时间安排 时间 主要内容 6月2日-4日 收集资料，熟悉材料 6月5日-6日 程序编辑和仿真 6月9日-11日 修改程序和下载验证 6月12日 答辩和录制视频等 6月13日 书写报告 五、教材及参考书 [1] 潘松, 王国栋. VHDL实用教程[M].西安电子科技大学出版社，2007. [2] 黄智伟. FPGA系统设计与实践[M].北京:电子工业出版社2005. [3] 包明. 赵明富.E