《基于Verilog HDL的串行通信设计》.docVIP

本科学生毕业论文（设计） 题目(中 文): 基于Verilog HDL的串行通信设计 (英 文): Design of Serial Communication Based on Verilog HDL 姓 名 学 号 院 （系） 电子工程系 专业、年级 电子信息工程 级 指导教师 湖南科技学院本科毕业论文（设计）诚信声明 本人郑重声明：所呈交的本科毕业论文（设计），是本人在指导老师的指导下，独立进行研究工作所取得的成果，成果不存在知识产权争议，除文中已经注明引用的内容外，本论文不含任何其他个人或集体已经发表或撰写过的作品成果。对本文的研究做出重要贡献的个人和集体均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。 本科毕业论文（设计）作者签名： 二Ｏ 一 月 日   毕业论文（设计）任务书 课题名称： 基于Verilog HDL的串行通信设计 学生姓名： 系 别： 电子工程系 专 业： 电子信息工程 指导教师： 湖南科技学院本科毕业论文（设计）任务书 主题词、关键词： FPGA 通用异步接收发送器（UART） Verilog HDL 毕业论文（设计）内容要求： 为了将单片机与大规模可编程逻辑器件性能互补，程序制作大致如以下步骤： 总结归纳出设计任务、内容与方案； 系统硬件与软件设计； 系统调试。 文献查阅指引： [1] 刘乐善. 微型计算机接口技术及应用[M]，武汉：华中科技大学出版社，2000，55-90. [2] 周明德. 微型计算机接口电路及应用[M]，北京：清华大学出版社，1987 [3] 潘新民，王燕芳. 微型计算机控制技术[M]，北京：电子工业出版社，2003 [4] 胡汉才. 单片机原理及其接口技术[M]，北京：清华大学出版社，2003 [5] 罗朝霞，高书莉. CPLD/FPGA设计及应用[M]，北京：人民邮电出版社，2007，42-45. [6] 褚振勇，齐亮等. FPGA设计及应用（第二版）[M]，西安：西安电子科技大学出版社，2006 [7] 李洪伟. 基于QuartusII的FPGA/CPLD设计[M]，北京：电子工业出版社，2007，92-101. [8] ALTERA. acex programmable communication interface datasheet. [A]www. altera. com. cn. 2004 [9] 江国强. EDA技术与应用[M]，北京：电子工业出版社，2007 [10] Lattice Corporation,Lattice Reference Designs. Universal Asynchronous Receiver Transmitter ,2001． 毕业论文（设计）进度安排： 2012.11月-2012.12月 根据任务书查阅资料，写好开题报告。 2013.01月-2013.03月 在对资料充分研究的基础上，确定方案，进行硬件设计和编写程序。 2013.03月-2013.4月 对系统进行仿真调试，完成毕业论文的撰写。 2013.05月 完成论文修改并定稿，准备答辩。 教研室意见： 负责人签名： 注：本任务书一式三份，由指导教师填写，经教研室审批后一份下达给学生，一份交指导教师，一份留系里存档。 湖南科技学院本科毕业论文（设计）开题报告书 论文（设计）题目 基于Verilog HDL的串行通信设计 作 者 姓 名 徐光 所属系、专业、年级 电子工程系 电子信息工程专业 2009年级 指导教师姓名、职称 梁晓琳 讲师 预计字数 10000 开题日期 2012.12.25 选题的根据：1）说明本选题的理论、实际意义 2）综述国内外有关本选题的研究动态和自己的见解 所谓“串行通信”是指外设和计算机间使用一根数据信号线(另外需要地线，可能还需要控制线)，数据在一根数据信号线上一位一位地进行传输，每一位数据