第12章NIOSII常用外设使用.pptVIP

第12章 NIOS II常用外设使用 Nios II嵌入式系统包含各种外围设备，用户的应用程序通过对这些外围设备进行控制和操作可以实现各种功能。Altera和其它第三方公司提供了很多外设的IP，用户可以很方便地将这些外设IP集成到NIOS II嵌入式系统中，构成完整的应用系统。本章介绍一些常用外设编程的方法，使读者掌握软硬件协同开发的使用方法。 12.1 并行输入输出内核（PIO） 并行输入输出内核（PIO）提供了Avalon存储器映射从端口和通用I/O端口之间的寄存器映射接口，它用于提供对用户逻辑或外部设备简单的I/O访问。每个PIO内核可以提供1到32个I/O端Nios II处理器口，具体端口数目由用户决定。Nios II处理器支持多个PIO内核。 12.1.1 PIO内核简介 由于PIO内核是Nios II处理器到通用I/O端口之间的寄存器映射接口，用户可以对相关的寄存器进行读、写操作，来控制PIO端口。在CPU的控制下，PIO内核可在输入端口捕获数据；也可驱动数据到输出端口；当PIO端口直接连接到I/O引脚时，CPU可以将引脚设置成三态。 1．数据寄存器 2．方向寄存器 3．中断屏蔽寄存器 4．边沿捕获寄存器 12.1.2 PIO内核的配置 在SOPC Builder 窗口的System Contents选项卡中，选取PIO(Parallel I/O)选项可以打开并行输入/输出（PIO）内核的配置对话框，如图12.1所示。 12.1.3 PIO内核的C语言编程 访问并行输入/输出（PIO）内核的相关寄存器，需要利用Altera提供的予处理头文件：#include “altera_avalon_pio_regs.h”。 1．输出数据时的C语言编程 2．输入数据时的C语言编程 3．中断 4．1位按键的控制程序 12.2 定时器的使用 在NiosⅡ处理器系统中含有一个内核定时器，它能够作为系统的周期性时钟源，也可以作为一个计时器，测定事件发生的时间；它既能对外输出周期性脉冲，也可作为一条“看门狗”以监管系统正常运行。 12.2.1 内核定时器简介 在NiosⅡ处理器的定时器内核是一个32位的减法计数器，是由系统时钟驱动的。其内部结构，如图12.5所示。 1．状态寄存器（Status） 2．控制寄存器（Congtrol） 3．初值寄存器（Period） 4．快照寄存器（snap） 12.2.2 定时器内核的配置 在SOPC Builder 窗口的System Contents选项卡中，选取Interval Timer选项，可以打开定时器内核的配置对话框，如图12.6所示。 12.2.3 定时器内核的C语言编程 在NiosⅡ处理器系统中，HAL支持定时器内核，用户应该尽可能通过使用HAL API来访问定时器内核，而不是访问定时器的寄存器。需要用到的文件是： Alter_avalon_timer_regs.h：定义内核的寄存器映射并提供硬件设备访问宏定义。由开发系统自动产生。 altera_avalon_timer.h、altera_avalon_timer_sc.h、altera_avalon_timer_ts.c、altera_avalon_timer_vars.c：实现了HAL系统库的定时器设备驱动程序。 12.3 Flash接口控制器的使用 在SOPC Builder中提供了通用Flash接口（Common Flash Interface ，CFI）控制器内核，用来连接符合CFI规范的Flash存储器。在NiosⅡ处理器系统中，Altera为CFI控制器内核提供了HAL驱动函数，用户不需要写额外的代码。 12.3.1 Flash接口控制器简介 典型系统配置中CFI控制器的结构框图，如图12.7所示。 12.3.2 CFI控制器的配置 在SOPC Builder 窗口的System Contents选项卡中，选取Common Flash Interface（CFI）可以打开CFI控制器的配置对话框。 1．Attributes（属性）选项卡 2．Timing（时序）选项卡 12.3.3 CFI控制器的C语言编程 对于NiosII处理器，Altera为CFI控制器提供了HAL驱动程序。驱动程序提供了遵循CFI接口规范的Flash存储器的通用访问函数。用户通过HAL系统库驱动程序和APl函数就可以访问遵循CFI接口规范的Flash器件，进行对Flash存储器的擦除和写操作。目前，Altera提供的CFI控制器驱动程序仅支持AMD和Intel的Flash芯片。 12.4 SDRAM控制器的使用 SDRAM广泛应用于需要大容量易失性存储器的系统，其成本低廉，但控制逻辑却很复杂，给设计者带来困难，NiosII