第5部分基本逻辑电路设计学习课件.pptVIP

实例1. 交通灯控制器 设计要求 设计方案 各模块电路设计及程序 顶层原理图电路设计 仿真结果 交通控制灯各模块电路的设计 1. 控制模块ctrl 2. 时钟分频模块 3. 分位电路模块 4. 数码管动态扫描显示模块 东西、南北两个方向共用8个数码管显示时间，为节省逻辑器件的I/O，时间显示采用动态扫描的方法。动态扫描的基本原理是对于一组数码管动态扫描显示需要由两组信号来控制：一组是字段输出口输出的字形代码，用来控制显示的字形，称为段码；另一组是位输出口输出的控制信号，用来选择第几位数码管工作，称为位码。各位数码管的段线并联，段码的输出对各位数码管来说都是相同的。 因此，在同一时刻如果各位数码管的位选线都处于选通状态的话，8位数码管将显示相同的字符。若要各位数码管能够显示出与本位相应的字符，就只让这一位的位选线处于导通状态，而其它各位的位选线处于关闭状态。同时，段线上输出相应位要显示字符的字型码。这样在同一时刻，只有选通的那一位显示出字符，而其它各位则是熄灭的，如此循环下去，就可以使各位数码管显示出将要显示的字符 。 2．时间显示的实现 设计框图 Quartus II 设计及仿真 entity scandisplay is port( clk,emergencykey:in std_logic; catn:out std_logic_vector(3 downto 0); timeh1,timel1:in std_logic_vector(3 downto 0); num_out:out std_logic_vector(6 downto 0) ); end scandisplay; architecture behav of scandisplay is signal num_in: std_logic_vector(3 downto 0); signal counter:integer range 0 to 1; signal led_chioce:std_logic; Begin 扫描显示模块scandisplay.VHD process(clk) ; --数码管扫描 begin if (clk‘event and clk=’1‘) then counter=counter+1; if counter=1 then num_in=timeh1; led_sel=101; else num_in=timel1; led_sel=100; end if; end if; end process; 扫描显示模块scandisplay.VHD process(num_in) ; --显示译码（共阴？共阳） begin case num_in is when 0000=num_out=？; 。。。。。 when 1001=num_out=？; when others=num_out=？; end case; end process; End behav 扫描显示模块scandisplay.VHD 分频clk_demultiplier.vhd entity clk_demultiplier is generic(div_fre_1kHz:integer:=24999; div_fre_1Hz:integer:=499 ); port( clk:in std_logic; clk_1kHz,clk_1Hz:buffer std_logic); end entity; signal fre_1kHz:integer range 0 to div_fre_1kHz; signal fre_1Hz:integer range 0 to div_fre_1Hz; begin process(clk) --将clk_1kHz =clk/50000 begin if rising_edge(clk) then if (fre_1kHz=div_fre_1kHz) then fre_1kHz=0; clk_1kHz=not clk_1kH