数字电子基础4.ppt

3.6.1 时序逻辑电路的特点及组成 组成: 分类： 3.6.2时序逻辑电路的分析步骤和方法 【例】分析下图所示的同步逻辑电路。 解：（1）写出各逻辑方程 1）输出方程 （3）列出状态表、画出状态图和时序图 这里要注意是： 状态图与时序图 （4）功能分析 由时序图可以看出：在正常情况下，各触发器轮流出现一个宽度为CP周期的脉冲信号，称为脉冲分配器或节拍脉冲产生器。另外从状态图可看出：电路如处于其他5个状态为无效状态时，在CP脉冲的作用下，电路可回到有效序列，这种能力称为电路具有自启动能力。 【例】分析下图所示逻辑电路。（异步时序） 解：（1）写出各逻辑方程式 1）各触发器的时钟信号的逻辑方程 CP0=CP（时钟脉冲源），上升沿触发。 CP1＝Q0，仅当Q0由0→1时，Q1改变，否则Q1保持。 （2）各触发器的次态方程 CP由0→1时，有效 （3）列出状态表、画出状态图和时序图 状态图与时序图 （4）功能分析由状态图和时序图可以看出：该电路是一个异步四进制减法计数器，Z是借位信号。也可把该电路看作一个时序信号发生器。输出序列脉冲信号Z的重复周期是4TCP，宽度为1 TCP。 3.6.3计数器 1.概念与功能用来计算时钟脉冲个数的电路，具有计数、分频和定时等功能。 2.分类 （1）按计数的脉冲引入方式 有同步和异步计数器； （2）按计数的变化规律 有加法器、减法器和可逆计数器； （3）按计数的计数数制 有二进制、十进制和任意进制计数器。 3．同步二进制计数器 【例】由JK触发器组成的同步二进制计数器如图所示，试分析该电路的逻辑功能。例3-12解 5．同步计数器74LS161介绍74LS161是四位二进制同步加法计数器，计数范围是0～15，具有异步清零、同步置数、保持和二进制加法计数等逻辑功能。 输入输出逻辑真值表 逻辑功能 反馈清零法只要在异步清零输入端加一低电平，使CR=0，74LS161的输出会立刻从当时那个状态回到0000状态。 3.6.4 寄存器寄存器主要部件是触发器，一个触发器可存1位二进制代码，存储n位二进制代码的寄存器则需要n个触发器。常用左、右移位寄存器。 4位寄存器CP上沿作用下，使1D～4D端数据并行存入寄存器，即寄存于输出端1Q-4Q端。RD是清零端。 3.7 脉冲波形的产生 3.7.1多谐振荡器性质：是一种自激振荡电路，无稳定的状态。它在接通电源后无需外接触发信号就能产生矩形脉冲信号。主要用途：信号源。RC环形多谐振荡器 3.7.2单稳态触发器单稳态触发器是一种只有一个稳定状态的电路。单稳态触发器须有一个触发信号RC环节，它决定暂态时间的长短。输出信号宽窄 用途：常用于脉冲波形变换（即宽窄波形的相互变换）、定时等。 3.8 数模和模数转换 3.8.1 D/A转换器使用最多的D/A转换器是R-2R的T形电阻网络D/A转换器。 3.8.2 A/D转换器 （1）逐次逼近式A/D转换器逐次逼近式A/D转换器是由比较器、D/A转换器、数码寄存器和控制逻辑电路组成，如图3-66所示 （2）双积分式A/D转换器（略） 3.8.3采样保持器的工作原理按一定的时间间隔取出模拟信号的值，这一过程叫采样。 四位右移寄存器 寄存器分类 并行输入/并行输出 串行输入/并行输出 并行输入/串行输出 串行输入/串行输出 FF3 FF1 FF0 d0 d1 d2 d3 Q0 Q1 Q2 Q3 FF2 d Q0 Q1 Q2 Q3 FF3 FF1 FF0 FF2 d0 d1 d2 d3 Q3 FF3 FF1 FF0 FF2 Q3 d FF3 FF1 FF0 FF2 i∑ = vO=－ i∑Rf= 二进制数与模拟电压vO成正比。 * 特点： 1）存储电路，因而具有记忆能力。 2）电路的输出不仅与当时的输入有关，而且还与电路原来的状态有关。 3.6 时序逻辑电路 由组合逻辑电路和存储电路两部分组成。 组合电路 存储电路 Z1 Zj Y1 Yr Q1 Qr X1 Xi 输 入 信 号 输 出 信 号 存 储 电 路 的 输 入 输 出 状 态 逻辑电路中存在反馈，时序电路的输出由 电路的输入和电路原来的状态共同决定。 逻辑关系方程： X(X1，…Xi) Q(Q1，…Qr) Y(Y1，…Yr) Z(Z1，…Zj) 各信号之间的逻辑关系方程组： Z＝F1(X，Qn)输出方程 Y＝F2(X，Qn)驱动方程 Qn+1＝F3(Y，Qn)状态方程 时序电路 同步： 异步： 存储电路里所有触发器有一个统一的时钟源 没有统一的时钟脉冲 一般步骤: （1）根据给定的时序电路图写出下列逻辑方程式： 1)各触发器的时钟信号CP的逻辑表达式； 2)时序电路的输出方程； 3)各触发器的驱动方程； （2）将驱动方程代入