chap5-发器.pptVIP

5.0 本章学习重点、难点 5.1概述 5.2 RS锁存器 5.3电平触发的触发器 5.4脉冲触发的触发器 5.5 边沿触发器 5.6触发器的逻辑功能及其描述方法 5.1概述 一、用于记忆1位二进制信号 1. 有两个能自行保持的状态 2. 根据输入信号可以置成0或1二、分类 1. 按触发方式（电平，脉冲，边沿） 2. 按逻辑功能（RS, JK, D, T） 5.2 RS锁存器 2、工作原理 四、动作特点 在任何时刻，输入都能直接改变输出的状态。 例： 五、 应用举例 RS锁存器复习 5.3 电平触发的触发器 同步RS触发器 一、电路结构与工作原理 动作特点小结： 在CLK=1的全部时间里， S和R的变化都将引起输出状态的变化。 电平触发的D触发器 5.4 脉冲触发的触发器 一、电路结构与工作原理 (5) 列出真值表 二、脉冲触发方式的动作特点 作业 5.1，5.5，5.7，5.10 上次课复习 电平触发的触发器 1. 同步RS触发器 电平触发的D触发器 脉冲触发的触发器 1. 主从RS触发器 2.主从JK触发器 5.5 边沿触发的触发器 为了提高可靠性，增强抗干扰能力，希望触发器的次态仅取决于CLK的下降沿（或上升沿）到来时的输入信号状态，与在此前、后输入的状态没有关系。 用两个电平触发D触发器构成的边沿触发器 维持阻塞触发器 用门电路tpd的边沿触发器 · · · 一、电路结构和工作原理 利用CMOS传输门的边沿触发器 5.6 触发器的逻辑功能及其描述方法 5.6.1 触发器按逻辑功能的分类 时钟控制的触发器中 由于输入方式不同（单端，双端输入）、次态（ ）随输入变化的规则不同 一、SR触发器 1. 定义，凡在时钟信号作用下，具有如下功能的触发器称为SR触发器 二、JK触发器 1.定义 三、T触发器 1. 定义：凡在时钟信号作用下，具有如下功能的触发器 四、D触发器 1. 定义：凡在时钟信号作用下，具有如下功能的触发器 逻辑功能： 是 与输入及 在CLK作用后稳态之间的关系 （RS, JK, D, T） 电路结构形式： 具有不同的动作特点（转换状态的动态过程） （同步，主从，边沿） 5.7* 触发器的动态特性 一、输入信号宽度 二、传输延迟时间 一、建立时间 二、保持时间 三、传输延迟时间 四、最高时钟频率 作业 5.11，5.13，5.16 答案 （I）B,C,A,E,D,AB,AD,B,A,A （II） √, ×, √, √, √, √, ×, × （III）1.共阴，共阳 2.低电平 3.接入滤波电容、引入选通脉冲、修改逻辑设计 4. 输入信号 5.考虑低位进位的两个二进制数 相加 测试题 伊渊郁梧怯哟窑亭玖慢缄霹有吩饯六磐槛澈捶甜廊镊涪色吁唱楔宣纺痰秸chap5-触发器chap5-触发器 捆眺赊言痢汰冬粤降啪举婴庇岗囤弦吾端痕争坯眺拾蔚菩扰但褥哆荧碌绢chap5-触发器chap5-触发器 第四章课后练习（I）——选择题 讥浦第矾鳖物被央痹惰闹汰滚琉装不儡湿秧净肘旁卧击队揽蛤存绞蕉独厄chap5-触发器chap5-触发器 挝狼社斩敷许卑踞纫侍捂苍啮吻铆篡呸虾刁蝗潜德布税草容抒矗硫愉仔桅chap5-触发器chap5-触发器 1. 在组合逻辑电路中，由竞争产生的现象是一种瞬间的错误现象 （ ） 2. 优先编码器的编码信号是相互排斥的，不允许多个编码信号同 时有效。（ ） 3. 编码与译码是互逆的过程。（ ） 课后练习（II）——判断正误（正确打√，错误的打×） 7. 用数据选择器可实现时序逻辑电路。（ ） 8. 组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰 干扰。（ ） 4. 二进制译码器相当于是一个最小项发生器，便于实现组合逻 辑电路。（ ） 5. 由逻辑门构成的电路是组合逻辑电路。（ ） 6. 共阴接法发光二极管数码显示器需选用有效输出为高电平的 七段显示译码器来驱动。（ ） 尾慌咯奇垢易茹枚纲金盘诸盆押爸璃璃球敖宵瞅狼延厘巨哪扶偶固眼杭瓦chap5-触发器chap5-触发器 课后练习（III）——填空 1．半导体数码显示器的内部接法有两种形式：共 接 法和共 接法。 2．对于共阳接法的