第1章_逻辑代数及逻辑门电路基础.ppt

两个最小项合并 m3 m11 BCD 四个最小项合并 八个最小项合并 卡诺图化简步骤 　 A．基本步骤： 　　① 画出逻辑函数的卡诺图； 　　② 合并相邻最小项（画出卡诺圈来圈组 ）； 　　③ 从画出卡诺圈来圈组写出最简与或表达式。 　　关键是能否正确画出卡诺圈来圈组 。 　 B．正确画出卡诺圈来圈组的原则 ① 必须按2、4、8、2N的规律来圈取值为1的相邻最小项； 　 ② 每个取值为1的相邻最小项至少必须圈一次，但可以圈多次； ③ 圈的个数要最少（与项就少），并要尽可能大（消去的变量就越多）。 　 C．从圈组写最简与或表达式的方法： 　 ① 将每个圈用一个与项表示 　　圈内各最小项中互补的因子消去， 　　相同的因子保留， 　　相同取值为1用原变量， 　　相同取值为0用反变量；　　 　　② 将各与项相或，便得到最简与或表达式。 5. 具有无关项的逻辑函数及其化简 　　① 无关项的概念 对应于输入变量的某些取值下，输出函数的值可以是任意的(随意项、任意项)，或者这些输入变量的取值根本不会（也不允许）出现(约束项)，通常把这些输入变量取值所对应的最小项称为无关项或任意项，在卡诺图中用符号“×”表示，在标准与或表达式中用∑d（　　）表示。 例：当8421BCD码作为输入变量时，禁止码1010～1111这六种状态所对应的最小项就是无关项。　 　 ② 具有无关项的逻辑函数及其化简 因为无关项的值可以根据需要取0或取1，所以在用卡诺图化简逻辑函数时，充分利用无关项，可以使逻辑函数进一步得到简化。 例：化简逻辑函数 Y(A、B、C、D)=∑m(1,2,5,6,9)+ ∑d(10,11,12,13,14,15) 式中d表示无关项。 解：画函数的卡诺图并化简。 结果为：Y＝CD＋CD 1.7 逻辑门电路 　　逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。  基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。  逻辑0和1： 电子电路中用高、低电平来表示。  获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。 1.7 逻辑门电路 　　集成电路(Integrated Circuit)就是将所有的元件和连线都制作在同一块半导体基片(芯片)上。集成电路分模拟和数字两大类。 在数字集成逻辑电路中，常以“门”为最小单位。我们可按其“集成度”(一定大小的芯片上所含门的数量多少)分成：小规模集成电路(SSI： Small Scale Integrating)，一块芯片上含1~50个门。中规模集成电路(MSI： Medium Scale Integrating),一块芯片上含50~100个门。大规模集成电路(LSI： Large Scale Integrating),一块芯片上含100~10000个门。超大规模集成电路(VLSI： Very Large ScaleIntegrating),一块芯片上含10+4~10+6个门。 1.7 逻辑门电路 　　如果集成逻辑门是以双极型晶体管(电子和空穴两种载流子均参与导电)为基础的，则称为双极型集成逻辑门电路。它主要有下列几种类型： 晶体管—晶体管逻辑(TTL： Transistor-Transistor Logic)； 高阈值逻辑(HTL： High Threshold Logic)； 射极耦合逻辑(ECL： Emitter Coupled Logic)； 集成注入逻辑(I2L： Integrated Injection Logic)。 1.7 逻辑门电路 　　如果集成逻辑门是以单极型晶体管(只有一种极性的载流子：电子或空穴)为基础的，则称为单极型集成逻辑门电路。目前应用得最广泛的是金属—氧化物—半 导 体 场 效 应 管 逻 辑 电 路 (MOS ： Metal Oxide Semiconductor)。 MOS电路又可分为： PMOS(P沟道MOS)； NMOS(N沟道MOS)； CMOS(PMOS—NMOS互补)。 1.7 逻辑门电路 　　 根据电路结构的不同，数字电路可以分为分立元件门电路和集成门电路: 分立元件门电路：用分立的元件和导线连接起 来构成的门电路。简单、经济、功耗低，负载差。 集成门电路：把构成门电路的元器件和连线都 制作在一块半导体芯片上，再封装起来，便构成了集成门电路。现在使用最多的是双极型TTL门电路、单极型CMOS门电路bipola