电子科大微嵌概论.pptVIP

共用地址端口的区分方法 共用地址端口的区分方法 共用地址端口的区分方法 片上总线特点 简单高效 结构简单：占用较少的逻辑单元 时序简单：提供较高的速度 接口简单：降低IP核连接的复杂性 灵活，具有可复用性 地址/数据宽度可变、互联结构可变、仲裁机制可变 功耗低 信号尽量不变、单向信号线功耗低、时序简单 片内总线标准 ARM的AMBA 、IBM的CoreConnect Silicore的Wishbone、Altera的Avalon IP核构成 软核：以可综合的RTL（Register Transfer Level）级描述形式提交的核。仅描述核的功能实现。 硬核：以版图形式提交的核。经过预先布局不能且不能由系统设计者修改的核。 固核：以门级网表的形式提交的核。介于软核硬核之间，描述各元件之间的关系。 比较器提供优先权选择功能。 优先权数字越大优先权越高。 CPU写入优先权的一般是当前中断的寄存器号。 优先级由电路决定。 CPU主动让出总线控制权。总线那一张中间将仲裁，关键是总线控制权的转移。 线性键盘在键数少，I/O口相对多的情况下使用。操作简单。 右边的图可参看下页ppt。 6.3.1中简单查询方式。 通常用于做键盘和LED的处理。 简述键盘操作原理。 该例为简单并口操作。 RCR是带进位的循环移位 ROL是循环左移 静态方式要求I/O口众多。 动态方式控制复杂。 余辉效应。 简单讲解程序含义，对每一条指令进行讲解。 输入完整过程的讲解，数据输入后输入设备给出提示信号1 使数据缓冲和状态缓冲数据有效，CPU查询状态缓冲（状态端口选通线有效，此处可讲解缓冲器内部必须采用三态门隔离），并读取数据 读取数据同时清除状态寄存器内容。 Cpu查询状态，同样状态端口读选通。Busy为0时 Cpu写入数据，同时写选通使得数据锁存同时输出状态拉高。 外设读取信息后，返回ACK信号，清空D触发器。同时busy拉低。 更复杂的接口电路，通过三个地址操作五个寄存器 输入和输出数据缓冲占一个地址 控制寄存器和状态寄存器B占用一个地址。 状态寄存器A占用一个地址 主要功能，读数据，写数据，读控制，写控制，读状态。 简单介绍、 首先，简单介绍A/D和D/A系统的作用。 连接模拟世界和数字世界的纽带。 简单讲解图中模拟输入和输出的工作原理。 若需要将模拟输入和输出连接到统一设备上，如何连接？ 前面为简单接口电路实现方式。 可编程的方式控制并口。右边为CPU端，左边为外部设备端。 解释各寄存器的作用， 工作模式：不同的工作模式中I/O引脚的含义不一样。后面还会继续讨论。 中断允许：可不可以使用中断。 上拉使能：该位在没有信号输出的时候是否需要拉高，这里需要说明拉高的原因。 三态使能：输出是高阻还是电平 多功能选择：输出数据的性质，对于可复用端口而言，有些端口既可以处理数据信号，也可以处理控制信号如ACK信号。 6.5 串行接口 实现数据的串/并、并/串转换 实现串行数据的格式化(如自动加入起始位、校验位或同步字符等 实现差错控制（如异步通信中的帧格式错、奇偶校验错、溢出错等 实现接口间联络信号的解释和控制 I2C接口 包括分频寄存器、地址寄存器、数据寄存器、控制寄存器和状态寄存器等多个可以编程的寄存器 内部总线 中断IRQ 地址线 数据线 数据复用器 地址译码器 起始、停止、仲裁控制 时钟控制 I2C状态寄存器 I2C数据寄存器 I2C控制寄存器 I2C地址寄存器 I2C分频寄存器 输入同步 输入/输出数据移位寄存器 地址比较器 SCL SDA I2C总线时序及过程示意图 START起始状态、寻址、数据传送方向、从接口应答、数据传送、数据应答及STOP结束状态，如图中的A、B、C、D、E、F所标示? SPI接口 同步全双工串行接口 接收缓存寄存器 接收移位寄存器 发送控制寄存器 接收时钟控制 发送缓存寄存器 发送移位寄存器 控制寄存器 时钟源 时钟源选择与分频器 接收控制寄存器 SOMI 时钟相位与极性控制 SCK 发送时钟控制 MOSI SS 6.5.2 异步串行接口 收发无共同时钟源，也不通过锁相实现时钟同步 接收缓冲器 接收移位寄存器 波特率发生器 波特率寄存器 接收同步控制器 发送缓冲器 发送移位寄存器 发送同步控制器 状态寄存器 控制寄存器 中断识别寄存器 中断允许寄存器 差错控制寄存器 MODEM寄存器 MODEM接口信号 INT RXD TXD 时钟源 波特率发生器 通信的建立是通过设置波特率为一致而实现的 波特率与系统时钟频率有关，并通过设置分频器的分频值达到波特率一致的目的 本地时钟源 波特率寄存器 分频器 预分频器 波特率 发送时钟 串口接收采样时钟 式中SCLK为本地串口的时钟源频率，PD为预分频因子，通常取16、32或