VLSI测技术专题报告.docVIP

黑龙江大学电子工程学院 VLSI测试技术报告 课程名称： VLSI测试技术专 业：集成电路与集成系统 班 级：二班学 号： 学生姓名：周宁2013年12月30日 项目与分值 格式 10 选题 10 语言描述 20 基本原理 20 设计方案 20 参考文献 10 体会建议 10 合计 100分 得分教师评语教师签名：2013年1月2日多级时序电路划分测试向量的低功耗测试技术 引言随着工艺技术的发展, 系统芯片( System on a Chip, 简称SoC) 集成的晶体管数量越来越多, 集成度也越来越高, 这对集成电路的设计和测试提出多方面的挑战。由于芯片集成度和复杂度的迅速提高, 作为整个电子设计中重要组成部分的测试将成为其中最昂贵、问题最多的环节。传统的测试大都着眼于提高芯片的可测试性, 进行高质量测试生成和可测试性设计, 测试所关心的问题也大都集中于故障覆盖率、测试时间、面积开销及测试效果等方面。但是纳米级工艺的发展, 使测试时的高功耗成为一个无法回避的问题。然而，许多传统的解决方案有一些缺点，如较差设计流程的整合，不可预测的覆盖率和繁琐的诊断。所有这些都阻碍了设计师试图来实现BIST。随着超大规模集成电路（VLSI）复杂性的增加，人们不断要求一种有效的方法来找到一个自动测试模式生成（ATPG）。这些测试模式必须具备较高的故障覆盖率