课程设计（论文）-基于VHDL的语言数字钟的设计.docVIP

HEFEI UNIVERSITY 课程设计报告题　　目基于VHDL语言数字钟的设计系　　别年级专业姓　　名指导老师完成时间摘 要 本设计主要研究基于VHDL的语音数字钟的设计，该数字钟具有年、月、日、时、分、秒计数显示功能，以24小时循环计数；具有校对功能、整点报时以及清零、使能功能。 本设计主要是在介绍了EDA及VHDL一些相关基本知识的基础上，最后通过仿真出时序图实现预定功能。VHDL EDA 数字钟图The Design?of?a Voice Digital Clock?Based?on?VHDL Abstract The design for a multi-functional digital clock, with a year, month, day, hours, minutes and seconds count display to a 24-hour cycle count; have proof functions and the whole point timekeeping function. The design is mainly the introduction of the EDA and some related basic knowledge of VHDL, based on the further use of EDA