第07讲VHDL设计实例及分析.pptVIP

第7讲 VHDL设计实例及分析 §7.1 组合逻辑单元的VHDL描述　　组合逻辑电路有基本逻辑门电路、编码器、译码器、多路选通器、三态门等。 § 7.1.1 基本逻辑门的VHDL描述　　逻辑门电路是构成所有逻辑电路的基本电路，本节将通过二输入“与非”门、二输入“或非”门、反相器和二输入“异或”门等简单门电路的VHDL描述实例来介绍逻辑门电路的VHDL描述方法。 　　1．二输入“与非”门电路　　二输入“与非”门电路是逻辑门电路中最简单的，其逻辑电路图如图7.1所示。 图7.1 二输入“与非”门电路的逻辑电路图 　　2．二输入“或非”门电路　　二输入“或非”门电路的逻辑电路图如图7.2所示。 图7.2 二输入“或非”门电路的逻辑电路图 　　3．反相器　　反相器电路的逻辑电路图如图7.3所示。 图7.3 反相器的逻辑电路图 　　4．二输入“异或”门电路　　二输入“异或”门电路的逻辑表达式如下：　　　　　　　　y=a⊕b　　其逻辑电路图如图7.4所示。 §7.1.2 编码器、译码器和多路选通器的VHDL描述　　编码器、译码器和多路选通器是组合电路中较简单的3种通用电路，它们可以直接由简单的门电路组合连接而构成。通过门电路构造译码器过于复杂，如果使用VHDL进行行为级的描述就清楚多了，本节将介绍编码器、译码器和多路选通器的VH