模拟集成电设计期末试卷.docVIP

《模拟集成电路设计原理》期末考试一．填空题（每空1分，共分）二．（每题分，共分）为电路的等效跨导，来表示输入电压转换成输出电流的能力 5、米勒定理 解：如果将图（a）的电路转换成图（b）的电路，则Z1=Z/(1-AV)，Z2=Z/(1-AV-1)，其中AV=VY/VX。这种现象可总结为米勒定理。 6、N阱: 解：CMOS工艺中，PMOS管与NMOS管必须做在同一衬底上，若衬底为P型，则PMOS管要做在一个N型的“局部衬底”上，这块与衬底掺杂类型相反的N型“局部衬底”叫做N阱。 7、有源电流镜 解：像有源器件一样用来处理信号的电流镜结构叫做有源电流镜。 8、输出摆幅 解:输出电压最大值与最小值之间的差。 三．（共分）(2) 2、画出差动对的输入输出特性曲线（ΔID~ΔVin）。 要求：（1）标出曲线中关键转折点和极限点的坐标； （2）由图分析：通过什么措施可以使差动对的线性度更好。 解： 其中，，增大ISS或减小W/L，可使电路的线性更好。 四．简答（（每题分，共分）时，器件工作在深线性区，此时虽然足够的VGS可以满足器件的导通条件，但是VDS很小，以至于没有传输电流。 2、什么是体效应？体效应会对电路产生什么影响？ 解：理想情况下是假设晶体管的衬底和源是短接的，实际上两者并不一定电位相同，当VB变得更负时，VTH增加，这种效应叫做体效应。体效应会改变晶体管的阈值电压。 3、带有源极负反馈的共源极放大电路相对于基本共源极电路有什么优点？ 解：由带有源极负反馈的共源极放大电路的等效跨导表达式得，若RS1/gm，则Gm≈1/RS，所以漏电流是输入电压的线性函数。所以相对于基本共源极电路，带有源极负反馈的共源极放大电路具有更好的线性。 4. 在传输电流为零的情况下，MOS器件也可能导通么？说明理由。 解：可能。当时，器件工作在深线性区，此时虽然足够的VGS可以满足器件的导通条件，但是VDS很小，以至于没有传输电流 五．分析计算题（共分）（下列题目中使用教材表2.1所列的器件数据，所有器件尺寸都是有效值，单位均为微米。）2、（9分）差动电路如图所示，ISS=1mA，VDD=3V，(W/L)1、2=(W/L)3、4=50/0.5。 （1）假设γ=0，求差动电压增益； （2）γ=0.45 V-1时，如果ISS上的压降至少为0.4V，求最小的允许输入共模电平。 解：（1）ID=0.5mA，gmN=3.66×10-3，rON=2×104Ω，rOP=104Ω，Av=-gmN(rON || rOP)=-24.4 （2） VGS1=0.786+0.27=1.056V， Vin,CM=1.056+0.4=1.456V3、（9分）(W/L)N=10/0.5，(W/L)P=10/0.5，IREF=100μA，VDD=3V，加到M1、M2栅极的输入共模电平等于1.5V。 （1）分别计算流过晶体管M3、 M4 、M5、 M6 、M7的电流； （2）假设λ=0，分别计算γ=0和γ=0.45V-1时P点电位。 解：（1）I3=I4=50μA，I5=I6=200μA，I7=500μA （2）γ=0：VP=0.368V γ=0.45V-1：VTH1（VP=0.368V）=0.78V，VP1=0.288V；VTH2（VP1=0.288V）=0.764V，VP2=0.304；VTH3（VP2=0.304V）=0.767V，VP3=0.301；VTH4（VP3=0.301V）=0.766V，VP4=0.302；VTH5（VP4=0.302V）=0.766V，VP4=0.302……. 所以VP≈0.302V 4、（9分）画出下图共源极高频模型的小信号等效电路，并利用小信号模型精确推导系统的极点频率。 解：集成电路中的器件及模型 对MOS器件主要关心的是器件的阈值电压，电流方程，器件的瞬态特性，小信号工作的模型。 阈值电压是一个重要的器件参数，它是MOS晶体管导通和截止的分界点。 ①当VGS＞VT，而VDS=0时，在源—漏区之间形成均匀的导电沟道，无电位差，无电流。 ②当VDS＞0但比较小时，在源—漏区有近似均匀的导电沟道，形成漏电流。 ③当VDS=VGS-VT时，漏端反型层电荷减少到零，沟道在源端夹断。 ④当VDS＞VGS-VT时，沟道夹断的位置向源端方向移动，形成耗尽区。 K，K的关系：K是MOS晶体管的导电因子。 K是本征导电因子。 MOS晶体管的导电因子（K）由两方面因素决定：①K ②晶体管宽长比（W/L） 亚阈值电流：MOS晶体管处于表面弱反型状态，即亚阈值区，在其沟道中存在反型载流子，以扩散为主运动，而形成的电流。 亚阈值斜率：亚阈值电流减小一个数量级所对应的栅电压的变化。 5.MOS管瞬态特性：①本征电容：与本征工作区电荷变化相联系