5+组合逻辑电路的及设计分析.pptVIP

作业 P179—3.1 P179—3.3 P179—3.4 3.3 常用的逻辑电路 四、加法器（Adder） ①半加器：不考虑低位进位将两个一位二进制数A和B相加。 1.一位加法器 半加和 向高位的进位 半加器真值表 ? CO S CO A B 半加器逻辑符号 =1 A B S C O 半加器电路图 3.3 常用的逻辑电路 ②全加器：需考虑低位进位将两个一位二进制数A和B相加。 全加器真值表 全加和 向高位的进位 =1 =1 ≥1 ≥1 A B CI S CO 全加器逻辑电路 ? CO S CO A B CI CI 全加器逻辑符号 3.3 常用的逻辑电路 3.3 常用的逻辑电路 2.多位加法器：两个多位二进制数相加。 ①串行进位加法器（模仿手工计算方式） 首先求最低位的和，并将进位向高位传递，由低向高逐次求各位的全加和，并依次将进位向高位传递，直至最高位。每一位的相加结果都必须等到低一位进位产生以后才能建立，传输延迟时间长（最差需要经过4个全加器的延迟时间）。 4位串行进位加法器 3.3 常用的逻辑电路 ②超前进位加法器 在加法运算前，根据进位COi是Ai-1,Ai-2,......,A0及Bi-1,Bi-2,......, B0的函数关系得到每个位的进位CIi，这样一次就可以完成整个加法运算。 COi=