《课程设计(论文)_基于FPGA的数字频率计的设计》.doc

PAGE PAGE 21 目录 TOC \o 1-3 \h \z \u HYPERLINK \l _Toc232911348 1 引言 PAGEREF _Toc232911348 \h 2 HYPERLINK \l _Toc232911349 2 FPGA及Verilog HDL PAGEREF _Toc232911349 \h 2 HYPERLINK \l _Toc232911350 2.1 FPGA简介 PAGEREF _Toc232911350 \h 2 HYPERLINK \l _Toc232911351 2.2 Verilog HDL 概述 PAGEREF _Toc232911351 \h 3 HYPERLINK \l _Toc232911352 3 数字频率计的设计原理 PAGEREF _Toc232911352 \h 3 HYPERLINK \l _Toc232911353 3.1设计要求 PAGEREF _Toc232911353 \h 3 HYPERLINK \l _Toc232911354 3.2频率测量 PAGEREF _Toc232911354 \h 3 HYPERLINK \l _Toc232911355