DSP最小系统设计-课件.ppt

7.1 TMS320C54X硬件组成及最小系统设计 7.1.1 TMS320C54X硬件组成图 7.1 给出了一个典型的 DSP 电路，从结构框图可以看出，典型的 DSP 目标板包括DSP 及 DSP 基本系统、存储器、模拟控制与处理电路、各种控制口与通信口、电源处理以及为并行处理提供的同步电路等。 7.1.1 TMS320C54X最小系统设计 最小系统模块是使得DSP芯片TMS320C5402能够工作的最精简模块，它主要包括电源电路、复位电路、时钟电路和存储器接口电路等。DSP硬件系统设计包括以下步骤： 第一步：确定硬件实现方案。在考虑系统性能指标、工期、成本、算法需求、体积和功耗核算等因素的基础上，选择系统的最优硬件实现方案。 第二步：器件的选择。一个DSP硬件系统除了DSP芯片外，还包括ADC、DAC、存储器、电源、逻辑控制、通信、人机接口、总线等基本部件。过程如图7.1所示。 7.1.1 TMS320C54X最小系统设计 7.1.1 TMS320C54X最小系统设计 1. DSP芯片的选择⑴ 首先要根据系统对运算量的需求来选择；⑵ 其次要根据系统所应用领域来选择合适的DSP芯片；⑶ 最后要根据DSP的片上资源、价格、外设配置以及与其他元部件的配套性等因素来选择。 2. ADC和DAC的选择A/D转换器的选择应根据采样频率、精度以及是否要求片上自带采样、多路选择器、基准电源等因素来选择；D/A转换器应根据信号频率、精度以及是否要求自带基准电源、多路选择器、输出运放等因素来选择。 7.1.1 TMS320C54X最小系统设计 3. 存储器的选择常用的存储器有SRAM、EPROM、E2PROM和FLASH等。可以根据工作频率、存储容量、位长(8/16/32位)、接口方式(串行还是并行)、工作电压(5V/3V)等来选择。 4. 逻辑控制器件的选择系统的逻辑控制通常是用可编程逻辑器件来实现。 首先确定是采用CPLD还是FPGA； 其次根据自己的特长和公司芯片的特点选择哪家公司的哪个系列的产品； 最后还要根据DSP的频率来选择所使用的PLD器件。 7.1.1 TMS320C54X最小系统设计 5. 通信器件的选择通常系统都要求有通信接口。首先要根据系统对通信速率的要求来选择通信方式。然后根据通信方式来选择通信器件。 6. 总线的选择常用总线：PCI、ISA以及现场总线(包括CAN、3xbus等)。可以根据使用的场合、数据传输要求、总线的宽度、传输频率和同步方式等来选择。 7. 人机接口常用的人机接口主要有键盘和显示器。 通过与其他单片机的通信构成； 与DSP芯片直接构成。 7.1.1 TMS320C54X最小系统设计 8. 电源的选择主要考虑电压的高低和电流的大小。既要满足电压的匹配，又要满足电流容量的要求。第三步：原理图设计；从第三步开始就进入系统的综合。在原理图设计阶段必须清楚地了解器件的特性、使用方法和系统的开发，必要时可对单元电路进行功能仿真。第四步：PCB设计；第五步：硬件调试； 7.2 TMS320C54X的时钟及复位电路设计时钟及复位电路是 DSP应用系统必须具备的基本电路，TMS320C54X 可以通过锁相环PLL为芯片提供高稳定频率的时钟信号，同时实现时钟的倍频或分频。对于一个 DSP系统而言，上电复位电路虽然只占很小的一部分，但它的好坏将直接影响系统的稳定性。下面分别来介绍这两种电路。 7.2.1 时钟电路设计时钟电路用来为 TMS320C54X 芯片提供时钟信号，由内部振荡器和一个锁相环 PLL组成，可通过晶振或外部的时钟驱动。时钟电路：内部振荡器＋锁相环PLL。 7.2.1 时钟电路设计 1．时钟信号的产生C54X时钟信号的产生有两种方法：外部时钟源；片内振荡器 ⑴ 使用外部时钟源将外部时钟信号直接加到DSP芯片X2/CLKIN引脚，而X1引脚悬空。外部时钟源可以采用频率稳定的晶体振荡器，具有使用方便，价格便宜，因而得到广泛应用。如图7.2所示。 7.2.1 时钟电路设计 图7.2 外部振荡示意图 7.2.1 时钟电路设计 ⑵ 使用芯片内部的振荡器 在芯片的X1和X2/CLKIN引脚之间接入一个晶体，用于启动内部振荡器。如图7.3所示 7.2.1 时钟电路设计 2．锁相环PLL锁相环功能：倍频、分频，同时对时钟信号提纯，提供高稳定的时钟信号。 ’C54X的锁相环两种配置形式： ■ 硬件配置的PLL：用于’C541、’C542、’C543、’C545和’C546； ■ 软件可编程PLL：用于’C545A、’C546A、’C548、’C549、’C5402、’C5410和’C5420。 7.2.1 时钟电路设计 ⑴ 硬件配置的PLL硬件配置的PLL是通过设定’C54X的3个时钟模式引脚(CLKM