《数字逻辑电路》试题..docVIP

《数字逻辑电路》试题 填空题：（每题3分，共30分） 组合逻辑电路的基本单元是__________；时序逻辑电路的基本单元是__________。 组合逻辑电路中的竞争冒险是指当逻辑门有_____个输入信号同时向________状态变化时，输出端可能产生______的现象。 描述一个时序逻辑电路的功能，必须使用三个方程式，它们是_________、__________和__________。 由于一个触发器有____个稳态，所以它可以记录____位二进制码。存储16位二进制信息需要_____个触发器。 时序逻辑电路的特点是，任意时刻的输出不仅取决于该时刻的________，而且还与电路_________有关，因此时序逻辑电路中有_________。 对于JK触发器，若J=K，则可完成_____触发器的逻辑功能；若，则可完成_____触发器的逻辑功能。 电路如图所示，若在输出端Z得到10KHz的矩形波，则该电路时钟脉冲CP的频率是_______。 如图所示的电路是______步______进制计数器。 某时序电路的状态转换表如下所示，则该电路是模______计数器，电路________自启动。 Z 0 0 0 0