2014重要头文件摘要.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
MPS430头文件摘要及注释 ADC12 1..定义采样保持时间 (ADC12CTL0) #define SHT0_0 (0*0x100u) //定义ADC12MEM0——ADC12MEM7采样 #define SHT0_1 (1*0x100u) //保持时间为ADCCLK的多少个周期 eg: #define SHT0_2 (2*0x100u) //SHT0_0 代表采样保持时间为4个ADCCLK #define SHT0_3 (3*0x100u) //周期 同理 SHT0_1为8个周期 #define SHT0_4 (4*0x100u) #define SHT0_5 (5*0x100u) #define SHT0_6 (6*0x100u) #define SHT0_7 (7*0x100u) #define SHT0_8 (8*0x100u) #define SHT0_9 (9*0x100u) #define SHT0_10 (10*0x100u) #define SHT0_11 (11*0x100u) #define SHT0_12 (12*0x100u) #define SHT0_13 (13*0x100u) #define SHT0_14 (14*0x100u) #define SHT0_15 (15*0x100u) #define SHT1_0 (0*0x1000u) //定义ADC12MEM8——ADC12MEM15采样 #define SHT1_1 (1*0x1000u) //保持时间为ADCCLK的多少个周期 #define SHT1_2 (2*0x1000u) //使用方法同SHT0_x #define SHT1_3 (3*0x1000u) #define SHT1_4 (4*0x1000u) #define SHT1_5 (5*0x1000u) #define SHT1_6 (6*0x1000u) #define SHT1_7 (7*0x1000u) #define SHT1_8 (8*0x1000u) #define SHT1_9 (9*0x1000u) #define SHT1_10 (10*0x1000u) #define SHT1_11 (11*0x1000u) #define SHT1_12 (12*0x1000u) #define SHT1_13 (13*0x1000u) #define SHT1_14 (14*0x1000u) #define SHT1_15 (15*0x1000u) 2.转换模式选择 (ADC12CTL1) #define CONSEQ_0 (0*2u) //单通道 单次转换 #define CONSEQ_1 (1*2u) //多通道 单次转换 #define CONSEQ_2 (2*2u) //单通道 多次转换 #define CONSEQ_3 (3*2u) //多通道 多次转换 .ADC12内核时钟源选择 (ADC12CTL1) #define ADC12SSEL_0 (0*8u) //ADC内部时钟源 ADC12OSC #define ADC12SSEL_1 (1*8u) //ACLK #define ADC12SSEL_2 (2*8u) //MCLK #define ADC12SSEL_3 (3*8u) //SMCLK ADC时钟分频选择 (ADC12CTL1) //分频数=三位二进制数加 #define ADC12DIV_0 (0*0x20u) //1分频 即不分频 #define ADC12DIV_1 (1*0x20u) //2分频 #define ADC12DIV_2 (2*0x20u) #define ADC12DIV_3 (3*0x20

文档评论(0)

isNbOAcyxZ + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档