分析师点评Intel 22nm三栅技术.doc

电子知识 3D晶体管(21)22nm(26)晶体管(331)intel(274)SRAM(90) 　　本文核心议题：本文是对Intel 22nm三栅技术的后续追踪报道，为此，这里搜集了多位业界观察家、分析家对此的理解和意见，以便大家I更深入的了解ntel 22nm三栅技术。 　　鳍数可按需要进行调整（Intel 22nm三栅发布会原图） 　　传统的平面型晶体管沟道位于栅电极的下方，沟道为平面2D结构，平行与衬底，沟道的导通由单个栅电极控制；而三栅垂直型晶体管的沟道位置则位于垂直于衬底的鳍（Fin）中，沟道所在位置的鳍周围被三个栅极从三个方向包围。不仅如此，还可以采用将多个鳍并联在一起，以增加晶体管的总电流的方法来提升管子的性能。按照Intel自己的说法，比较32nm平面型器件，22nm三栅管子在性能同等的条件下功耗可减少50%以上，而在功耗同等的条件下性能则可增加37%左右。 　　尽管Intel并不愿意过早透露22nm三栅制程的较多技术和制造细节，但Intel高管Mark Bohr已经承认采用22nm三栅技术其制造成本约比32nm技术提高了2-3%左右，这部分增加的成本主要是由于蚀刻/淀积技术的复杂化而造成的--这主要是由于Intel仍然使用193nm液浸式光刻+双重成像（简称193i+DP）方法来制造22nm三栅晶体管，因此需要采用更复杂的技术手段来保证193i+DP的可用性。不过，Deutsche Bank的分析师Ross Seymore认为这部分成本的增加，应该可以用晶体管密度提升带来的成本下降来弥补。 　　Gartner的分析师Dean Freeman则强调22nm三栅工艺的实现主要对三个方面提出了相对较高的要求，一是光刻技术方面的要求，二是控制鳍侧壁离子注入掺杂均匀性的要求，三是鳍边缘粗糙度控制方面的要求。 　　Intel2006年曾对外展示过的采用HKMG工艺制作的三栅晶体管的纵切图片 　　Intel2007年曾对外展示过的采用HKMG工艺制作的三栅晶体管的图片栅极截面 　　而 Linley Group的分析师 Tom Halfhill则进一步把这些制程技术方面的要求细化为了四个方面：一是垂直鳍需要将较厚的硅层蚀刻后得到，二是要保证鳍尺寸均一性对蚀刻技术的要求更高，三是要在鳍的三面淀积栅极金属材料的要求（Intel 22nm三栅制程采用了HKMG栅极，仍然采用Gate last工艺制作），四则是为了保证过程控制，有更严格的测试和验证工艺方面的要求。在22nm三栅晶体管中，鳍和金属栅的厚度，宽度尺寸会影响晶体管的性能。最后，按照电路设计的要求，还需要能够灵活控制鳍的尺寸来实现某部分电路性能，延迟参数和功耗的优化。 　　Chipworks的Dick James则强调三栅制程需要采用全新的电路设计和布局准则，因此不太可能使用三栅SRAM+逻辑电路采用平面型晶体管结构的混合工艺（实际上此前的报道已经证实了这一点）。另外，Freeman还评价说，赶在应用EUV之前启用三栅工艺，还可以避免同时启用EUV和三栅两种新技术导致的麻烦。 IBIS模型是一种基于V/I曲线对I/O BUFFER快速准确建模方法，是反映芯片驱动和接收电气特性一种国际标准，它提供一种标准文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数，非常适合做振荡和串扰等高频效应计算与仿真。 IBIS本身只是一种文件格式，它说明在一标准IBIS文件中如何记录一个芯片驱动器和接收器不同参数，但并不说明这些被记录参数如何使用，这些参数需要由使用IBIS模型仿真工具来读取。欲使用IBIS进行实际仿真，需要先完成四件工作：获取有关芯片驱动器和接收器原始信息源；获取一种将原始数据转换为IBIS格式方法；提供用于仿真可被计算机识别布局布线信息；提供一种能够读取IBIS和布局布线格式并能够进行分析计算软件工具。 IBIS模型优点可以概括为：在I/O非线性方面能够提供准确模型，同时考虑了封装寄生参数与ESD结构；提供比结构化方法更快仿真速度；可用于系统板级或多板信号完整性分析仿真。可用IBIS模型分析信号完整性问题包括：串扰、反射、振荡、上冲、下冲、不匹配阻抗、传输线分析、拓扑结构分析。IBIS尤其能够对高速振荡和串扰进行准确精细仿真，它可用于检测最坏情况上升时间条件下信号行为及一些用物理测试无法解决情况；模型可以免费从半导体厂商处获取，用户无需对模型付额外开销；兼容工业界广泛仿真平台。 IBIS模型核由一个包含电流、电压和时序方面信息列表组成。IBIS模型仿真速度比SPICE快很多，而精度只是稍有下降。 非会聚是SPICE模型和仿真器一个问题，而在IBIS仿真中消除了这个问题。实际上，所有EDA供应商现在都支持IBIS