2015研发文档.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
研发小结 时钟显示 千兆以太网 时钟显示 改程序分为三个模块:计数模块,扫描模块,显示模块。 计时模块:一时钟脉冲clk上升沿和复位信号reset_n下降沿为敏感信号。当复位为0时,所有寄存器清0;如果复位不为0,则每来一个时钟,count、count_scan 都加1,如果count等则为一秒,count清0,sec加一,如果sec等于59,则为一小时,sec清0,hour加一,如果hour等于23,则hour清0;如此循环。 扫描模块:以扫描寄存器的第九、八位,为敏感信号。如果为00,sel_4就选择第一个数码管,并用该数码管显示秒钟的个位,即data=sce%10;如果为01,sel_4就选择第二个数码管,并用该数码管显示秒钟的十位,即data=sce/10;如果为10,sel_4就选择第三个数码管,并用该数码管显示时钟的个位,即data=hour%10;如果为11,sel_4就选择第四个数码管,并用该数码管显示秒钟的十位,即data=hour/10。 显示模块:以data为敏感信号,显示各个数字的代码。 显示时钟的仿真波形 以太网协议逻辑关系的参考模型 物理层 物理层是指网络通信连接的媒介物质,用于携带计算机之间的以太网信号。以太网目前可以实现4种传输速率: 10Mbit/s:10Base-T以太网。 100Mbit/s:快速以太网。 1000Mbit/s:千兆以太网802.3z。 IEEE 802.3ae。 PHY是物理接口收发器,它实现物理层。IEEE-802.3标准定义了以太网PHY。 媒体接入控制器(MAC) MAC就是媒体接入控制器。以太网MAC由IEEE-802.3以太网标准定义。它实现了一个数据链路层。最新的MAC同时支持10/100/1000Mbps速率。通常情况下,它实现MII/GMII/RGMII接口,来同行业标准PHY器件实现接口。 MAC子层有两个基本职能:数据封装,包括传输之前的帧集合和接受中、接受后的真解析/差错监控;媒体访问控制,包括帧传输初始化和传输失败恢复。 MAC子层在上层协议和以太网网络之间传输数据,其主要功能是确保以太网上每一帧数据的传输都遵循了IEEE 802.3规范所规定的介质存取规则。 基本帧数据格式: 各个字段的含义及规定 Preamble(PRE):报头,字段中1和0交替使用,接受方通过该字段知道导入帧,并且该字段提供了同步接受物理层帧接受和导入数据流的方法。 Start-of-frame delimiter(SFD):帧起始分隔符,字段中1和0交替使用,结尾是两个连续的1,表示下一位是目的地址的第一个字节的第一位。 Destination Address(DA):目的地址,用于识别需要接收帧的目的地。 Source Address(SA):源地址,用于识别发送帧的源地址。 Length/Type:长度/类型,表示包含在帧数据字段中的MAC数据大小,也可以表示帧的类型。 Data:数据,是一组n(45n1501)字节的任意值序列。 Frame check sequence(FSC):帧数据校验序列,该序列包括32位的循环冗余校验码(CRC)值,由发送方生成,通过接收方进行计算以校验帧是否被接受。 MAC IP核心的使用说明 MAC IP 核主要分为四个部分 MAC收发模块 G/MII模块 主机接口模块 管理接口模块 Host Interface hcs_n input 芯片选择。这是一个活跃的低信号用于register为读/写操作选择核。 haddr[7:0] input地址。用来选用内部核心寄存器。 hdatain[7:0]  input数据总线上的输入。CPU通过数据总线写数据给内部寄存器。 hwrite_n  input主机写信号。这种积极的低信号是用来向选择的reg里写数据。   hread_n input主机读信号。 该信号为低电平时,用来从选择的reg里读取信号。 hready_n output 低电平,用来表示数据发送完。对于写操作,表示数据被接受了。 hdataout_en_n  output数据出来使能。这个信号是驱使低TTSMAC每逢IP 核心输出有效数据到数据输出总线上。该信号能被用来建立一个双向数据总线。 hdataout[7:0] output数据总线输出。 主机接口对寄存器的配置 MODE 地址00H - 01H 配置0F00H Transmit and Receive Control register TX_RX_CTL 地址02H - 03H 配置9A40H TSMAC IP core Address register 0 MAC_ADDR_0 地址 0AH -

文档评论(0)

e71ah65wn9 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档