符合电磁相容要求的PCB设计ASUS版good.pptVIP

符合電磁相容要求的印刷電路板設計技術 Printer Circuit Board Design Techniques for EMC Compliance EMC之基本介紹 Emission幅射：電磁干擾（EMI）之傳播，特別是radiated及conducted之射頻干擾（RFI）。 Susceptibility容忍度：對於耐受性元件（Victims）有傷害之EMI效應。如靜電放電ESD或其他電氣高壓。（亦名Immunity；EMS） 隱藏之電路hidden schematic EMI是被動元件正常狀態行為以外的結果 高頻特性 電阻器----電感與電阻串聯且並聯一個電容。 電容器----電感與電阻與電容串聯。 電感器----電感與電容並聯。 EMC之模式三元素 能量之源頭 --- 振盪頻率 被能量干擾之接受者 --- 接收天線 在源頭與接受者間之耦合路徑—空間、導線 EMC與印刷電路板 需要多少佈線層（routing layer） 需要多少電源及接地平面（在可接受的成本價格內） 兩種基本之結構 Microstrip Stripline Layer『層』之堆疊分配 秘訣1：每一個繞線層（routing layer）必定要相鄰於一個完整平面（solid plane），以降低迴路長度。 秘訣2：電源層與接地層相鄰，以降低Ground Bounce。 兩層板 四層板 六層板 八層板 兩層板 四層板 將最高速clock佈線於相鄰ground plane且不相鄰於power plane 六層板 Config I 對clock信號及高頻元件，較常用之方式。（四層佈線層） Config II 此方式有較佳之特性，因為在Ground及Power平面間有較好之層間decoupling（四層佈線層） Config III 此方式有最佳之特性，對所有佈線層有較好之flux cancellation。以及有較低的電源平面阻抗（三層佈線層） 八層板 對RF電流有較緊密之磁通量抵消，此方式為較佳之堆疊方式。其有四層佈線層及四層平面層 20-H Rule 由於磁通之連結，RF電流存在於Power plane之邊緣。 要減低此效應，所有電源平面應較相鄰之地平面小（依照20-H Rule）。 接地方式 單點接地 電路及信號連線之速度在1MHz以下時，單點接地是最好之方式 依成本及結構，有單點串聯或單點並聯接地兩種方式 1MHz以上頻率，一般不使用單點接地。 多點接地 高頻產品設計通常是使用多點機殼接地。多點接地，將RF電流並連由Ground plane至機殼之地，可減低由PCB電源平面看出來之地阻抗。 CPU-主機板或adapter（daughter card，add-on card）必須要使用多點接地 接地及信號迴路 在RF能量的傳遞上，環路（Loop）是主要的貢獻者。 在PCB上之EMI壓制，最重要之考慮點在於地或信號迴返路徑之控制。 永遠把高速電路及振盪器置於離銅柱越近越好。 映像平面層IMAGE PLANE PCB內部相鄰於電路或信號之銅箔層 為了要移除PCB上之common-mode RF電流，所有之信號佈線層必須要相鄰於一映像平面。 分割PARTITIONING 相同功能之電路匯集成一群群，分成一些子系統或區域，以減少信號路徑、長度、及反射現象；使得更容易佈線，信號品質更佳。 儘量少用貫穿孔。 每個貫穿孔會在電路上增加約1-3nH之電感量。 旁路及去耦合Bypassing and Decoupling 防止RF能量由一電路轉移至另一電路之技術 Decoupling電容是為了在clock或data轉換時，提供足夠之dc電壓及電流給元件之正常操作 Decoupling（去耦合） 去耦合電容將高頻元件產生在電源平面上之RF能量移除 藉由放置一去耦合電容鄰近於IC之電源腳做為電流儲蓄可達成一小區域環路。 當使用去耦合電容時重要的是減短接腳之長度並且儘量靠近元件旁邊。 在放置去耦合電容時，需時時考慮地迴路之控制。 Bypassing（旁路） 旁路電容能移除不需要的RF雜訊，避免其耦合元件或cable之common-mode EMI進入敏感區域，且提供濾波功能 Bulk（大型）大型電容是當在最大負載下，所有信號腳同時切換時，對元件保持其dc電流及電壓穩定。它同時可防止因元件之電流湧浪（dI/dt）造成之電源失效。 在某些應用，需要並聯兩個電容以達到較寬的RF壓制頻帶。這兩個電容應相差100倍（如0.1與0.001?F），才能達到最佳效果。 VLSI及高速元件，需要並聯的去耦合電容。 去耦合電容通常為0.1?F並聯0.001?F。 對50MHz以上及更高之cloc