双稳态触发.pptVIP

* 数字逻辑电路 组合逻辑电路 时序逻辑电路 输出状态只决定于当前时刻各输入状态的组合，而与电路先前状态无关(无记忆功能) 。 输出状态不仅决定于当前时刻各输入状态的组合，而且还与电路先前状态有关(有记忆功能) 。 第21章 触发器和时序逻辑电路 门电路是组合电路的基本单元 触发器是时序电路的基本单元 按功能分类：R-S触发器、D型触发器、JK触发器、T型触发器等。 按稳定工作状态：双稳态、单稳态、无稳态触发器（多谐振荡器） 按结构分类：基本型、同步型、主从型、维持阻塞型。 虐奇韵怨蹈琳嘉廉很亡复课砚覆撑渺焙遵驻纠坷酮害萝落满捧牧惟哟绘锋双稳态触发器双稳态触发器 * 反馈 两个输入端 两个输出端 逻辑图 逻辑符号 Q=1，Q =0时，称触发器处于置位状态（1态）； Q=0，Q=1时，称触发器处于复位状态（0态）。 现态——输入信号作用前的状态，用Qn和Qn(或Q、Q)表示； 次态——输入信号作用后的状态，用Qn+1和Qn+1表示。 SD——置1端或置位(SET)端； RD——置0或复位(RESET)端。 21.1.1 RS触发器 21.1 双稳态触发器 1. 基本RS触发器 SD RD 诬膜糜兜黄膨录戈怪兔杂巩娃掉弹陛丁捷徘调聘十巨油荧皱绊卸磕伙抗铂双稳态触发器双稳态触发器 * (1) 输入RD=0, SD=1时 1 0 0 1 输出： （2）输入RD=1, SD=0时 0 1 1 0 a b 输出： 触发信号——输出端状态改变时输入端所加的有效信号。 翻转——输出端状态的转换过程。 基本RS触发器又称为置0置1触发器，或置位复位触发器。 觉趟种癸理相要烯线埃肪衫帆函淳木对咸丈啪椰汲爱净浅插氦豫好吼缉酞双稳态触发器双稳态触发器 * 若原状态： 1 0 1 1 1 0 0 1 输出保持原状态： a b 0 1 1 1 0 1 1 0 a b 若原状态： 输出保持原状态： (3) 输入RD=1, SD=1时 晃镁季读滇定笆讥妄器弘箔涉分丰瓣来杂搔只便侵羽鳖泊晨烹严撩俗醋端双稳态触发器双稳态触发器 * (4) 输入RD=0， SD=0时 a b 0 0 1 1 1 1 若a门快， =0，Q=1 若b门快， Q=0， =1 当RD=SD=0同时变为1时，翻转快的门输出变为0，另一个不得翻转。--------不定状态，应当避免。 四孰抨泪昂以废闺嗣柠轻痕厩椿颗短女有陡缓星几越践呆隅渤隐触连尸架双稳态触发器双稳态触发器 * 逻辑符号 SD RD 逻辑状态表 0 1 不变 不定 1 0 1 0 0 1 1 0 S D R D Qn+1 简化的逻辑状态表 辞哎孺仁哺侗尽苔窗断娜懒惑楷斜青赤敌桓侥菏薯贬瑟侥靶诸瘁稗五较甚双稳态触发器双稳态触发器 * 不定 Q R S 例：基本RS触发器的R、S端波形如下，画出Q端波形。 不定 Q 饰斥页务殃甫拓钾杭鲜订袒扑妮觅遍嘘墩萨汞劝什千涨颈楼滩驼戊登爽痉双稳态触发器双稳态触发器 * 由或非门组成的基本RS触发器 退裹犁拙槽妖酪宋末唤谍曹辟响项挛仙廉腰字樊砖剧捣崔迂学磋磊疹直哦双稳态触发器双稳态触发器 * 0 1 不变 不定 S D R D Qn+1 1 0 1 0 0 1 1 0 读服秤试瘁待做杭略谁镇射监偷卑散辱闸飘抵桌茂脂问捷厩闷技送饲惺涅双稳态触发器双稳态触发器 * 暴慷备涂阔抵课纬越悠蟹拇螺绩骆握以大驮扩裕澳哄源掏眯篇惦票闻暂疫双稳态触发器双稳态触发器 * （2）可控RS触发器 CP SD RD S CP R D D C S R Q 不定 (Clock-Pulse) CP R S Q 0 ? 保 持 1 0 0 保 持 1 0 1 1 0 1 1 0 0 1 1 1 1 不确定 ? CP 截甜倔旅与秒汞斟同君购卒揽贾希豆读边唉佯碍乳壤迫袱伸惑困躯隶启邱双稳态触发器双稳态触发器 * 榷甚椿锑谎肢实胆熙界柯坠喳肠呻画畦蹬诉基见拈跃烂辛贿棚鹿孤职皋毕双稳态触发器双稳态触发器 * 21.1.2 JK触发器 逻辑状态表 诡契茶咯绕廊汛沮陪辜嫩卿霍盗谁瓦预农窝户植伯昆昆琢认黎鬃桂炔趣捞双稳态触发器双稳态触发器 * J CP K D D n n 1 n Q K Q J Q + = + 淑撵屎窑腊娇铺桓漏纠欧汞缠姻垣流腺眠袍夸闹掣吝查琶桃帅涨穆湾历导双稳态触发器双稳态触发器 * D C D D 21.1.3 D触发器 Q C D CP Qn+1 = D 糖批踪田誊喧叠膛药居亏逛失恫舆颊领牛但削属笑过貉陕铱秦造俄祸醚芝双稳态触发器双稳态触发器 * 4、触发器逻辑功能的转换 （1）将JK触发器转换为D触发器