电子设计自动化技术..pptVIP

2．4．1．2 XC7300系列产品相关说明 XC7300系列器件是高密度的PLD，它具有设计周期短、风险小、修改容易、开发成本低、系统结构灵活和集成度高等一系列优点，是实现复杂逻辑功能，提高系统性能、集成度和可靠性的有力工具，在很多应用中正逐步取代门阵列。高密度可编程逻辑器件（简称高密度PLD）是相对于传统简单PLD（如PAL/GAL）而言的，是可编程门阵列（FPGA）和复杂PLD（CPLD）的总称。 一般来说，复杂PLD是在一块芯片上集成的多个PAL块，其基本逻辑单元是乘积项。其逻辑单元与输入输出单元的连接关系是固定的，各个PAL块可以通过共享的可编程互连资源交换信息，实现PAL块之间的互连 。复杂PLD的主要特点是速度可预测性较好，对典型设计往往容易获得较高的性能，但集成度往往不够高，体系结构灵活性差，适用范围较窄。 可编程门阵列得名于其体系结构与传统掩膜编程门阵列的相似性，FPGA的特点是体系结构和逻辑单元很灵活，集成度较高，可以集成各种逻辑，适用范围宽，但速度可预测性差，与逻辑分割、布局布线、逻辑单元的结构和粒度。 一般来说，FPGA多采用SRAM和Antifuse编程技术，复杂PLD则多采用UV-EPROM和EEPROM编程技术。 2.4.2 Altera公司MAX7000系列器件的结构 MAX 7000系列是Altera公司第二代MAX结构的器件。 （1）MAX7000的特性和功能 MAX7000E系列包括EPM7128E,EPM7160E,EPM7192E和EPM7256E，增加了几个新的特性,附加全局时钟,附加输出使能控制,增加连线资源,快速输入寄存器和一个可编程的电压摆率。 2．4．2．1 MAX7000系列器件概况 （2）MAX 7000的结构 1）逻辑阵列块，MAX7000的结构主要是由高性能的称为逻辑阵列块(LAB)的灵活逻辑阵列模块以及它们之间的连线构成的。 2）宏单元，MAX7000的宏单元可以单独的配置为时序逻辑和组合逻辑工作方式,宏单元由三个功能块组成:逻辑阵列、乘积项选择矩阵和可编程触发器。 3）扩展乘积项，MAX7000具有共享和并联扩展乘积项。 4）可编程连线阵列，在可编程连线阵列上布线,将各LAB 相互连接构成所需的逻辑,这个全局总线是可编程的通道,它把器件中任何信号源连到其目的地。 5）I/O控制块，I/O控制块允许每个I/O引脚单独的配置为输出、输入和双向工作方式。所有I/O引脚都有一个三态缓冲器,它能由全局输出使能信号中的一个控制,或者把使能端直接接地(GND)或接到电源(Vcc)上。 （3 ）MAX 7000的试配设计 开始设计之前应避免进行引脚和宏单元的分配, 要尽可能地为将来变更设计保留一些器件资源。利用ignore previous Fit (放弃以前的试配)命令编译设计,这时命令参数要选择使编译器灵活性最大的情况 只要有可能,就利用全局寄存器控制信号。 利用LCELL/SOFT缓冲器分解复杂逻辑。 2．4．2．2 MAX7000系列器件的结构特性 可以概括为： 1） LAB,MAX7000系列器件是基于高性能、灵活的逻辑阵列模件-LAB的。 2） 宏单元（Macrocell）,每个宏单元可被独立地配置组合逻辑和时序逻辑，它由以下功能单元组成：逻辑阵列（Logic Array），乘积项选择矩阵和可编程的寄存器。3） 扩展乘积项（Expander Product Terms）当逻辑比较复杂时，一个宏单元中的乘积项可能不够用，尽管可以用另一个宏单元产生提供所需的逻辑，但这增加了延时。MAX7000在同一个LAB中为每个宏单元提供了扩展乘积项，这使得逻辑占用更少的资源而获得更高的速度。 4） 可编程连线阵列（PIA）将所有输出连接到所有器件内的输入。所有MAX7000系列的I/O管脚、宏单元的输出可作为PIA的输入，使得这些信号可在整个器件内可用。 （1）系列器件特点 该系列是以第二代多阵列结构为基础的高性能CMOS器件：高密度，600—5000个EPLD系列MAX7128E，提供5000个门 。 图2-11 MAX7000的结构图 （2）结构框架 MAX7000的结构如图2.11所示，其中I/O为输入输出模块，FB为逻辑阵列模块（LAB），这些模块由可编程互连矩阵相互连接。 专用输入信号包含4个专用输入信号,它们能用作专