第7讲ED技术原理与应用.ppt

7.1 宏功能模块概述 7.1 宏功能模块概述 7.1 宏功能模块概述 7.1 宏功能模块概述 7.2 宏模块应用实例 7.2 宏模块应用实例 7.2 宏模块应用实例 7.2 宏模块应用实例 7.2 宏模块应用实例 7.2 宏模块应用实例 7.2 宏模块应用实例 7.2 宏模块应用实例 7.2 宏模块应用实例 7.3 在系统存储器数据读写编辑器应用 7.3 在系统存储器数据读写编辑器应用 7.3 在系统存储器数据读写编辑器应用 7.3 在系统存储器数据读写编辑器应用 7.3 在系统存储器数据读写编辑器应用 7.4 编辑SignalTapII的触发信号 7.4 编辑SignalTapII的触发信号 7.5 其它存储器模块的定制与应用 7.5 其它存储器模块的定制与应用 7.5 其它存储器模块的定制与应用 7.5 其它存储器模块的定制与应用 7.6 流水线乘法累加器的混合输入设计 7.6流水线乘法累加器的混合输入设计 7.6流水线乘法累加器的混合输入设计 7.6流水线乘法累加器的混合输入设计 7.6流水线乘法累加器的混合输入设计 7.6流水线乘法累加器的混合输入设计 7.7 LPM嵌入式锁相环调用 7.7 LPM嵌入式锁相环调用 7.7 LPM嵌入式锁相环调用 7.7 LPM嵌入式锁相环调用 7.8 IP核NCO数控振荡器使用方法 7.8 IP核NCO数控振荡器使用方法 7.8 IP核NCO数控振荡器使用方法 7.8 IP核NCO数控振荡器使用方法 7.8 IP核NCO数控振荡器使用方法 7.8 IP核NCO数控振荡器使用方法 7.8 IP核NCO数控振荡器使用方法 7.8 IP核NCO数控振荡器使用方法 7.8 IP核NCO数控振荡器使用方法 7.8 IP核NCO数控振荡器使用方法 7.8 IP核NCO数控振荡器使用方法 7.8 IP核NCO数控振荡器使用方法 7.8 IP核NCO数控振荡器使用方法 7.8 IP核NCO数控振荡器使用方法 7.8 IP核NCO数控振荡器使用方法 7.8 IP核NCO数控振荡器使用方法 7.9 8051单片机IP核应用 7.9 8051单片机IP核应用 7.9 8051单片机IP核应用 7.9 8051单片机IP核应用 7.9 8051单片机IP核应用 图7-47 选定FPGA目标器件 图7-48 设定工程后进行全程编译 图7-49 基本8051CPU核应用电路示例 图7-50 单片机I/O口设置成双向口的电路 图7-51 设置FPGA的总线口输出为上拉 图7-17 选择高级触发条件 图7-18 进入“触发条件函数编辑”窗口 图7-19 编辑触发函数 图7-20 编辑定制RAM 7.5.1 RAM定制 图7-21 LPM_RAM的仿真波形 7.5.1 RAM定制 图7-22 FIFO编辑窗 7.5.2 FIFO定制 图7-23 FIFO的仿真波形 7.5.2 FIFO定制 （1）用VHDL设计16位加法器。 【例7-5】 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY ADDER16B IS PORT ( CIN : IN STD_LOGIC; A，B : IN STD_LOGIC_VECTOR(15 DOWNTO 0); S : OUT STD_LOGIC_VECTOR(15 DOWNTO 0); COUT : OUT STD_LOGIC ); END ADDER16B; ARCHITECTURE behav OF ADDER16B IS SIGNAL SINT : STD_LOGIC_VECTOR(16 DOWNTO 0); SIGNAL AA,BB : STD_LOGIC_VECTOR(16 DOWNTO 0); BEGIN AA=0A; BB=0 B; SINT = AA + BB + CIN; S = SINT(15 DOWNTO 0); COUT = SINT(4); END behav; 图7-24 在原理图编辑窗加入LPM元件 （2）顶层原理图文件设计。 图7-25 将LPM乘法器设置为流水线工作方式 （2）顶层原理图文件设计。 图7-26 乘法累加器电路 （2）顶层原理图文件设计。 图7-27 m