L-Edit简明题库.ppt

* （9）连接pmos和nmos的漏极：由于反相器pmos和nmos的漏极是相连的，可利用Metal1将nmos与pmos的右边扩散区有接触点处相连接，绘制出Metal1宽为4个栅格、高为11个栅格，进行电气检查，没有错误，如图3.84所示。 * 图3.84 连接漏极 * （10）绘制电源线：由于反相器电路需要有Vdd电源与GND，电源绘制在Metal1上，在pmos的上方和nmos的下方各绘制一个宽为39个栅格、高为5个的电源线，绘制后进行电气检查，共有6个错误，如图3.85所示。查看错误记录文件，可知电源线的绘制违背了设计规则7.2。再执行Tools/DRC命令，打开Setup Design Rule对话框，可知规则7.2为最小间距（Minimum Spacing）规则，即要求Metal1层与Metal1层的最小间距为3个Lambda，而图10中的间距为2.5个Lambda，因此需将间距修改为3Lambda，如图3.86所示。 * 图3.85 绘制电源线 * 图3.86 调整后的电源线 * （11）标出Vdd和GND节点：单击插入节点图标，再到绘图窗口中用鼠标左键拖曳出一个与上方电源线重叠的宽为39栅格、高为5个栅格的方格后，将自动出现Edit Object(s)对话框，在“On”框的下拉列表中选择Metal1，如图3.87所示。在Port name栏内键入Vdd，在T