第6章时钟与电源管理DMA与总线优先权.ppt

时钟和电源管理 大纲 s3c2410 时钟频率管理 S3c2410 电源管理模块 相关寄存器使用说明 含有两个锁相环MPLL、UPLL产生系统所需要的不同频率的时钟 MPLL： 为CPU产生FCLK时钟 为AHB产生HCLK时钟 为APB产生PCLK时钟 UPLL: 为USB （Host and Device）产生UCLK （48MHz) 时钟频率管理 时钟功能 使用HCLK的设备：中断控制器、存储器管理器、DMA控制器、LCD控制器、FLASH控制器、USB Host（不用PLL时）、总线控制器、片外设备 使用PCLK的设备：117个通用I/O口GPIO、ADC、5个定时器与4个PWM、3个UART、2个SPI、IIC、USB Device （不用PLL时）、RTC、WDT、SD卡接口、IIS接口（Host and Device） 晶振电路和外部时钟 S3C2410的时钟可以选用晶振(XTAL)，也可以使用外部时钟（EXTCLK），由系统复位时，在复位信号上升沿对引脚OM3、OM2所测的状态来确定。其对应关系如下表所示 （1）锁相环输出频率MPLL =（m×Fin）/（p×2S） m = M＋8， M：M寄存器的值 p = P＋2， P：P寄存器的值 S：S寄存器的值 （2）S3C2410内核时钟频率使用锁相环：FCLK=MPLL慢模式下：FCLK=MPLL/除数器比率 大纲 s3c2410 时钟频率管理 S3c2410 电源管理模块 相关寄存器使用说明 S3c2410 电源管理模块 具有4种电源管理模式： 正常模式 慢时钟模式 空闲模式 掉电模式 S3c2410 电源管理模块 正常模式： 锁相环工作 为CPU和所有片内外设提供时钟 此模式系统功耗最大 慢时钟模式： 锁相环不工作 CPU等直接使用原始时钟、或原始时钟的分频工作,此模式工作时钟频率低而使功耗低，并且锁相环不工作也使功耗降低 S3c2410 电源管理模块 空闲模式 停止为CPU提供时钟，CPU不工作（其外设均工作） 退出方法： 任何中断请求可唤醒CPU工作，退出空闲模式 断电模式 时钟模块断电，除了唤醒电路之外所有部分均不供电 系统需分成两部分供电。此模式功耗最低 退出方法：用中断唤醒必须设置外中断 （1）外部中断EINT0---15 （2）实时钟报警中断 大纲 s3c2410 时钟频率管理 S3c2410 电源管理模块 相关寄存器使用说明 模拟电路锁相环工作原理模拟锁相环主要由相位参考提取电路、压控振荡器、相位比较器、控制电路等组成。压控振荡器输出的是与需要频率很接近的等幅信号，把它和由相位参考提取电路从信号中提取的参考信号同时送入相位比较器，用比较形成的误差通过控制电路使压控振荡器的频率向减小误差绝对值的方向连续变化，实现锁相，从而达到同步。 数字电路锁相环工作原理数字锁相环主要由相位参考提取电路、晶体振荡器、分频器、相位比较器、脉冲补抹门等组成。分频器输出的信号频率与所需频率十分接近，把它和从信号中提取的相位参考信号同时送入相位比较器，比较结果示出本地频率高了时就通过补抹门抹掉一个输入分频器的脉冲，相当于本地振荡频率降低；相反，若示出本地频率低了时就在分频器输入端的两个输入脉冲间插入一个脉冲，相当于本地振荡频率上升，从而达到同步。 锁相环早期用途锁相环最初用于改善电视接收机的行同步和帧同步，以提高抗干扰能力。20世纪50年代后期随着空间技术的发展，锁相环用于对宇宙飞行目标的跟踪、遥测和遥控。60年代初随着数字通信系统的发展，锁相环应用愈广，例如为相干解调提取参考载波、建立位同步等。具有门限扩展能力的调频信号锁相鉴频器也是在60年代初发展起来的。在电子仪器方面，锁相环在频率合成器和相位计等仪器中起了重要作用. DMA与总线优先权 计算机中DMA的基本概念 DMA传输的原理 DMA传输原理流程图 DMA8237控制器 s3c2410中DMA 一、DMA的基本概念直接内存访问(DMA)是一种完全由硬件执行I/O交换的工作方式。在这种方式中，DMA控制器从CPU完全接管对总线的控制，数据交换不经过CPU，而直接在内存和I/O设备之间进行 。DMA方式一般用于高速传送成组数据。DMA控制器将向内存发出地址和控制信号，修改地址，对传送的字的个数计数，并且以中断方式向CPU报告传送操作的结束。 　 DMA的特点DMA方式的主要优点是速度快。由于CPU根本不参加传送操作，因此就省去了CPU取指令、取数、送数等操作。在数据传送过程中，没有保存现场、恢复现场之类的工作。内存地址修改、传送字个数的计数等等，也不是由软件实现，而是用硬件线路直接实现的。所以DMA方式能满足高速I/O设备的要求，也有利于CPU效率的发挥。DMA的