数字电子技术优秀试卷(附详细解析)..docVIP

4时序逻辑电路习题解答 1 自我测验题 ［T4.1］图 T4.1所示为由或非门构成的基本 SR锁存器，输入 S、R的约束条件 是。 （A）SR=0（B）SR=1（C）S+R=0（D）S+R=1 S Q Q R 图 T4.1图 T4.2 ［T4.2］图 T4.2所示为由与非门组成的基本 SR锁存器，为使锁存器处于“置 1”状 态，其 S ×R 应为。 （A） S × R =00（B） S × R =01（C） S × R =10（D） S × R =11 ［T4.3］有一 T触发器，在 T=1时，加上时钟脉冲，则触发器。 （A）保持原态（B）置 0（C）置 1（D）翻转 ［T4.4］假设 JK触发器的现态 Qn=0，要求 Qn+1=0，则应使。 （A）J=×，K=0（B）J=0，K=×（C）J=1，K=×（ D）J=K=1 ［T4.5］电路如图 T4.5所示。实现 Qn + 1= Qn + A 的电路是。 QQ Q Q （A）（B）（C）（D） 图 T4.5 ［T4.6］电路如图 T4.6所示。实现 nQ + 1nQ= 的电路是。 Q Q Q Q PDF 文件使用 pdfFactory Pro 试用版本创建  4时序逻辑电路习题解答 2 （A）（B）（C）（D） 图 T4.6 ［T4.7］米里型时序逻辑电路的输出是。 （A）只与输入有关 （B）只与电路当前状态有关 （C）与输入和电路当前状态均有关 （D）与输入和电路当前状态均无关 ［T4.8］穆尔型时序逻辑电路的输出是。 （A）只与输入有关 （B）只与电路当前状态有关 （C）与输入和电路当前状态均有关 （D）与输入和电路当前状态均无关 ［T4.9］用 n只触发器组成计数器，其最大计数模为。 （A）n（B）2n（C）n2（D）2 n ［T4.10］ 4位移位寄存器，现态为 1100，经左移 1位后其次态为。 （A）0011或 1011 （B）1000或 1001（C）1011或 1110（D）0011或 1111 ［T4.11］下列电路中，不属于时序逻辑电路的是。 （A）计数器（B）全加器（C）寄存器（D）分频器 ［T4.12］下列功能的触发器中，不能构成移位寄存器。 （A）SR触发器（B）JK触发器（C）D触发器（D）T和 T＇触发器。 ［T4.13］一个 5位的二进制加计数器，由 00000状态开始，经过 75个时钟脉冲后， 此计数器的状态为： （A）01011（B）01100（C）01010（D）00111 ［T4.14］一个四位串行数据，输入四位移位寄存器，时钟脉冲频率为 1kHz，经过 可转换为 4位并行数据输出。 （A）8ms（B）4ms（C）8μs（D）4μs ［T4.15］图 T4.15所示为某时序逻辑电路的时序图，由此可判定该时序电路具有的 功能是。 （A）十进制计数器（B）九进制计数器（C）四进制计数器（D）八进制计 数器 PDF 文件使用 pdfFactory Pro 试用版本创建  4时序逻辑电路习题解答 3 图 T4.15 习题 ［P4.1］写出 D、T、T＇三种触发器的特性方程，然后将 D触发器分别转化成 T＇ 和 T触发器，画出连线图。 解：D、T、T＇三种触发器的特性方程分别为： Qn+1 = D n+1 nn Q = TQ + TQ n+1n Q = Q D触发器转换为 T＇触发器和 T触发器的连线图分别为： Q CP Q D11C T CP Q Q D11C ［P4.2］由或非门构成的基本 SR锁存器如图 P4.2所示，已知输入端 S、R的电压波 形，试画出与之对应的 Q和 Q的波形。 G1 R QR S Q Q S Q G2 图 P4.2 解： R SQ Q ［P4.3］由与非门构成的基本 SR锁存器如图 P4.3所示，已知输入端 S、 R的电压 波形，试画出与之对应的 Q和 Q的波形。 PDF 文件使用 pdfFactory Pro 试用版本创建  4时序逻辑电路习题解答 4 G1 S QS R Q Q R Q G2 图 P4.3 解： S R Q Q ［P4.4］钟控 SR锁存器如图