fl7 半导体存储器.ppt

存储矩阵：由许多存储单元排列而成。 每个单元能放1位二值代码（0或1）。 每一个或一组存储单元有一个对应的地址代码。 地址译码器：将输入的地址代码译成相应的控制信号， 利用这个控制信号从存储矩阵中把指定的单元选出， 并把其中的数据送到输出缓冲器。 输出缓冲器：一是能提高存储器的带负载能力， 二是实现对输出状态的三态控制， 以便与系统总线连接。 各部分功能 动画 二极管ROM的电路结构图 字线 位线 地址代码 存储矩阵 地址译码器 输出缓冲器 二极管ROM 0101 0011 0101 1011 0101 1100 地 址 数 据 ROM中的数据表 二极管ROM的电路结构图 三、可编程只读存储器 写入数据时，设法将需要存入0的那些存储单元上的熔丝烧断就可以。PROM的内容只能写入一次。 总体结构与掩模ROM一样，但出厂时已经在存储矩阵的所有交叉点上全部制作了存储元件，相当于在所有存储单元中都存入了 1。 EPROM（UVEPROM） 紫外线可擦除的可编程ROM（Ultra-Voilet Erasable Programmable Read-Only Memory） 早期存储单元中使用浮栅雪崩注入MOS管， 目前多改用叠栅注入MOS管， 擦除操作复杂，擦除速度很慢。 可擦除的可编程只读存储器 电信号可擦除的可编程ROM（Electrically Erasable Programmable Read-Only Memory） 存储单元中采用了浮栅隧道氧化层MOS管， 擦除和写入时需要加高电压脉冲， 擦、写时间仍较长， 正常工作状态下，只能工作在读出状态。 2. E2PROM 电信号可擦除的可编程ROM 即吸收了EPROM结构简单、编程可靠的优点， 又保留了E2PROM用隧道效应擦除的快捷特性， 因此具有以下优点： 集成度高、容量大、成本低、使用方便。 3. 快闪存储器（Flash Memory） 7.2 随机存储器 静态随机存储器 动态随机存储器 一、静态随机存储器（SRAM） 1. SRAM的结构 片选输入端 读/写控制端 行地址译码器 存储矩阵 读写控制电路 A0 列地址译码器 Ai Ai+1 An-1 … … 行地址译码器 从存储矩阵中选中一行存储单元； 列地址译码器 从字线选中的一行存储单元中再选1位（或几位）， 使这些被选中的单元经读/写控制电路， 与输入/输出端接通， 以便对这些单元进行读/写操作。 各部分功能 用于对电路的工作状态进行控制。 当读/写控制信号为1时，执行读操作， 将存储单元里的数据送到输入/输出端上。 当读/写控制信号为0时，执行写操作， 加到输入/输出端上的数据被写到存储单元中。 读/写控制电路： 片选输入端： 片选输入信号为0时，RAM为正常工作状态。 片选输入信号为1时，不能对RAM进行读/写操作。 2. SRAM的静态存储单元 静态存储单元是在静态触发器的基础上 附加门控管而构成的 存储单元 位线 字线 VDD Yj Xi B j B j T1 T2 T4 T3 T6 T5 T8 T7 A2 A3 六管NMOS静态存储单元 VDD Yj Xi B j B j T1 T2 T4 T3 T6 T5 T8 T7 A2 A3 基本RS触发器 T5和T6是门控管，作模拟开关（Xi决定开关状态）， 用以控制触发器的输出和位线之间的关系。 Xi = 1时T5、T6导通，触发器与位线接通。 Xi = 0时T5、T6截止，触发器与位线断开。 位线 T7、T8是每一列存储单元公用的门控管， 用于和读/写缓冲放大器之间的连接。 Yj = 1时T7、T8导通，Yj = 0时T7、T8截止。 列地址译码器输出 VDD Yj Xi B j B j T1 T2 T4 T3 T6 T5 T8 T7 A3 A2 结构形式和工作原理， 与六管NMOS存储单元相仿， T2、T4是P沟道MOS管， VDD Yj Xi B j T1 T2 T4 T3 T6 T5 T8 T7 D D 六管CMOS静态存储单元 采用CMOS工艺的SRAM正常工作时功耗很低， 能在降低电源电压的状态下保存数据。 二、动态随机存储器（DRAM） RAM的动态存储单元是利用MOS管栅极电容可以存储电荷的原理制成的。 存储单元的结构能做得非常简单，普遍应用于大容量、高集成度的RAM中。由于栅极电容的容量很小（通常仅为几皮法），而漏电流又不可能绝对等于零，所以电荷保存的时间有限。 为了及时补充漏掉的电荷以避免存