4.8传输门逻辑电路分析.pptVIP

* 第四章 基本单元电路 4.8 传输门逻辑电路 * 传输门逻辑电路 传输门组合逻辑 传输门阵列 传输门逻辑形式（CPL和DPL） * 两个传输管串联 Y=C1C2A+C1C2Z 两个传输管并联 Y=C1A+C2B+C1C2X+C1+C2Z 一个MOS管可以看作一个可控开关(传输管) ，Y=CA+CZ 传输门的逻辑特点 避免逻辑错误：短路X （同时驱动）和输出高阻Z （没有驱动） * 线或（wired-or）概念 传输门结构 互补CMOS结构 传输门结构利用线或实现逻辑功能 连接输出端的多条支路，有且只有一条支路导通 避免输出端短路和高阻态 只要不短路，多条支路可以同时导通 * 用传输门实现组合逻辑 用传输门实现2输入或门的电路 问题：为什么M1不用CMOS传输门 * 传输门组合逻辑 传输门结构 互补CMOS结构 传输门结构灵活，可以用较少的器件实现逻辑功能 传输门级联，速度平方退化 实际的传输门电路一般需要输出端加反相器 传输门结构与或逻辑一般不如互补CMOS结构高效 * 异或门 传输门结构灵活，可以用较少的器件实现逻辑功能 传输门实现异或等复杂逻辑门结构效率较高 NMOS和CMOS结构 * 改进的传输门结构异或电路 实现AB（有高阻态） 实现AB+AB（有阈值损失） * 多路选择器 多路选择器逻辑类似于异或逻辑，适合传输门结构 也可以利用传输门实现三态门 * 传输门逻辑电路 传输门组合逻辑 传输门阵列 传输门逻辑形式（CPL和DPL） * 传输门阵列逻辑 用NMOS传输门阵列实现多功能发生器 * 多功能发生器的真值表 * 用CMOS传输门构成多功能发生器 传输门阵列的优点：结构简单、规整，逻辑组合能力灵活多样， 便于版图自动化设计。 传输门阵列的缺点：驱动负载的能力弱，单独的NMOS或PMOS 传输门有阈值损失。 * 传输门逻辑电路 传输门组合逻辑 传输门阵列 传输门逻辑 * 逻辑形式 可以实现任意逻辑的一种器件排列方法 互补CMOS逻辑 各种传输门逻辑 Domino逻辑 不同的逻辑形式根据自身特点，适合特定逻辑功能（互补CMOS适合与或逻辑，传输门适合异或逻辑） * 互补传输晶体管逻辑(CPL) Complementary Pass-transistor Logic 优点：非常简单规则的电路形式，具有很强的逻辑组合能力； 用互补的输入信号同时产生一对互补的输出（双轨逻辑）； 模块式电路结构，用基本模块组合成复杂功能电路。 缺点：输出有阈值损失，噪声容限低，驱动能力差。 可以在输出增加CMOS反相器改善性能。 * CPL 增加输出反相器和电平恢复器件 提高驱动能力，恢复阈值损失电平 * 双传输晶体管逻辑(DPL) Double Pass-transistor Logic 优点：保持了 CPL的优点， 没有阈值损矢， 双路传输， 速度快。 缺点：比CPL 用的管子多。 * 几种传输门电路的比较 * 其他传输门逻辑形式 文献报道了很多种基于传输门的逻辑形式 CPL和DPL有所应用 本节小结 传输门组合逻辑-异或/多路器 传输门阵列-应用特例 传输门逻辑-多种新结构，应用有限 * * *