第十章时序电路2课题.pptVIP

从此例的波形图可以看出，这种二进制的计数器也叫分频器，每个触发器把输入的脉冲频率除以2。 集成计数器 74160 TTL 可预置数BCD异步清除计数器 , 模10 74161 TTL 可预置数四位二进制异步清除计数器,模10 74162 TTL 可预置数BCD同步清除计数器, 模10 74163 TTL 可预置数四位二进制同步清除计数器, 模16 74169 TTL 二进制四位加/减同步计数器 74190 TTL BCD同步加/减计数器 74191 TTL 二进制同步可逆计数器 74192 TTL 可预置数BCD双时钟可逆计数器 74193 TTL 可预置数四位二进制双时钟可逆计数器 74197 TTL 二进制可预置数锁存器/计数器 74290 TTL 二/五分频十进制计数器 74293 TTL 二/八分频四位二进制计数器 集成计数器 74390 TTL 双十进制计数器 74393 TTL 双四位二进制计数器 CD4018 可预置数1/N计数器 NSC/MOT CD4029 可预置数可逆计数器 NSC/MOT/TI CD4059 “N”分频计数器 NSC/TI CD40102 8位可预置数同步BCD减法计数器 CD40103 8位可预置数同步二进制减法计数器 CD40160 可预置数BCD加计数器 NSC\MOT CD40161 可预置数4位二进制加计数器 NSC\MOT CD40162 BCD加法计数器 NSC\MOT CD40163 4位二进制同步计数器 NSC\MOT CD40192 可预置数BCD加/减计数器(双时钟) NSC\TI CD40193 可预置数4位二进制加/减计数器 NSC\TI 状态转换图 应用示例分析1：P284-图10.26 可置数同步计数器的模也可调节，通过LD(PE，9脚)可预置数，得到任意模值的计数器。 图10.26为两个模为16的计数器级联。计数器1的计数进位输出（15脚）连计数器2的EP(7脚）和ET（10脚）。 两者用同步时钟，LD连在一起，可同时置数。CLEAR相连亦可同时清0. 当计数器1计到15D（1111B)时，进位输出为1，使能计数器2,计数器2在时钟的作用下计数一次，其余实践被关闭。 计数器能产生mod=28=16Х16＝256个组合. 如果要产生其他进制的计数器，可预置数据，例如预置数据为=24D,则计数从24开始计数，则模为： MP=256-24=232 应用示例分析2：P286-图10.27 同步十进制（模为10）计数器，（0000-1001) 图10.27是用74LS160应用示例。 低位计数器（图右）计个位数，当其计至1001时，进位输出为1，使能高位计数器（十位），计数器一次。 如此可最大计数至99。 两片7447进行二—十进制译码显示 应用示例3:双向可加减计数器电路：图10.28，P287 这种电路我们在组合逻辑里已学过（P171,图8.3) 异步二进制计数器的优缺点 异步计数器的传输延时等于全部触发器传输延时之和。 异步计数器实现电路简单，但运行频率或工作速度低，若用ECL触发器实现，价格昂贵，功耗大。 纹波计数器：时钟只输入第一个触发器，紧邻的触发器以上一个触发器的输出作为时钟。 例2 试用两片74LS160构成百进制计数器。 2、连接方式与特点 1）异步CP方式。低位的进位信号是高位的时钟。 2）两片的EP、ET恒为1，都处于计数状态。 3、进制 M M = 10×10 = 100 高位的C 端是此计数器的进位输出端，进位信号为Y=1。 高位、低位各自能输出10个稳定状态： 1、连接线路 为何用非门？ Q3 Q2 Q1 Q0 C CP EP ET 74LS160 RD LD D3 D2 D1 D0 CP 1 Y （1） （2） Q3 Q2 Q1 Q0 C CP EP ET 74LS160 RD LD D3 D2 D1 D0 1 例2 两片之间用非门连接的原理 74LS160是CP↑作用的计数器，若片间连接不用非门，则： CP … 9 10 Q0 Q1 Q2 Q3 低位 C1 Q0 高位 … 1 1 1 0 0 1 0 0 0 0 第9个CP过后，电路输出（1 ，1001），出错。 CP … 9 10 Q0 Q1 Q2 Q3 Q0 … 1 1 0 0 1 0 0 0 0 C1 低位 若用非门连接，则正常输出。 0 高位 例3 电路如图，试分析电路为几进制计数器，两片之间是几进制。 解： 1、连接方式与特点 异步CP方式。（1）片Y’端的进位信号是（2）片的时钟。 （1）片是10进制， 当两片计数到0001、0010状态时，电路整体清零。 Y 端是此计数器的进位输出端，进位信号为Y=0。 CP 1 Y （1） （2）