微机原理第6章+中断系统.pptVIP

第6章  中断系统 本章重点 中断基本概念 中断过程 8086CPU中断系统 8259A中断控制器的功能及应用 什么是中断? 中断源：引起CPU中断的事件，是发出中断请求的来源。 例如： 外设——请求输入输出数据，报告故障等； 事件——掉电、硬件故障、软件错误、非法操作、定 时时间到等。 ?CPU响应中断后（中断被处理），中断请求信号应及时撤销。 中断判优——要解决的问题 对同时产生的中断： ?首先处理优先级别较高的中断；若优先级别相同，则按先来先服务的原则。 对非同时产生的中断： ?低优先级中断程序允许被高优先级中断源所中断。 中断响应 （2）对INTR，CPU应处于开中断状态，即IF=1； （3）当前没有复位(RESET)、保持(HOLD)、内部中断。 （4）若NMI和 INTR 同时发生，则首先响应NMI。 中断处理（中断服务） ?保护现场（PUSH） ?开中断（STI） ?中断处理 ?关中断（CLI） ?恢复现场（POP） ?中断返回（IRET） 中断返回 执行IRET指令，使IP、CS和FR从堆栈弹出，保证被中断的程序从断点处能够继续往下执行。 内部中断 外部中断 中断向量表 ?存放各类中断的中断服务程序入口地址； 中断向量表的初始化 CLI ；关中断 MOV AX，0000H MOV DS，AX ；向量表段基址 MOV SI，48H*4 ；n=48H,向量表偏移地址 MOV AX，OFFSET int48h；服务程序int48h入口偏移地址 MOV [SI]，AX MOV AX，SEG int48h ；服务程序int48h入口段基址 MOV [SI+2]，AX STI ；开中断 8086内部中断响应过程 特点： ?无中断INTA周期（即无中断应答周期） ?中断类型码固定（除法溢出、单步、断点、溢出）或由指令给出（INT n） ?除单步外，内部中断无法用软件禁止（即不受IF影响） 8086/8088外部中断响应过程 可屏蔽中断INTR： ①第1个INTA，PIC进行优先级排队判优处理； ②第2个INTA ，放中断类型码到DB上，供CPU读入； ③ PUSH FR； ④ 清 IF，TF； ⑤ PUSH CS、 PUSH IP； ⑥ I P =（n*4+1），（n*4+0）； ⑦ CS =（n*4+3），（n*4+2）； ⑧转中断服务程序执行。 8088/8086中断系统的优先级 优先级从高到低的顺序为： 内部中断 NMI中断 INTR中断 单步中断 中断请求寄存器IRR ?用来寄存外部输入的中断请求。8个中断请求输入信号IR7~IR0； ?与外设中断请求线相连，有请求(上升沿或高电平)该位置1，且具有锁存功能； ? CPU选种某个IRi(i=0~7)时，IRR中相应位复位。 数据总线缓冲器 ?双向、三态8位缓冲器。用于8259A和系统数据总线相连。传送控制字和状态信息。 ?小系统中D7~D0直接与CPU DB相连；大系统中通过总线驱动器与CPU DB相连。 级联缓冲器/比较器 ?存储并送出系统中8259A芯片的中断类型码及传送方向； ? CAS0~CAS2为级联控制线； ?级联工作时：主片CAS0~CAS2为输出，从片CAS0~CAS2为输入；主从片间对应的CAS0~CAS2相连； 8259A与8086/8088系统连接如图所示，其工作过程： (3)判优电路确定当前非屏蔽的最高优先级，通过控制逻辑把INT送CPU的INTR端； (4)CPU若响应该请求，则向8259A发两个INTA信号，第一个INTA脉冲到来时，完成： ?使IRR锁存功能失效。即IR0 ~ IR7上的请求信号不予接收； ?使当前ISR中相应位置1，以便为判优电路下次判优提供依据； ?使IRR相应位复位。 第二个INTA脉冲到来，完成： 8259A进入正常工作之前，须用初始化命令字对系统中每个8259A芯片进行中断管理方式设定。可设定的中断管理方式有：中断优先级管理方式、中断屏蔽方式、中断触发方式、中断结束方式和总线连接方式。 ?一般全嵌套方式与特殊全嵌套方式的区别 ?边沿触发。IRi出现上升沿表示有中断请求，80X86微机系统采用边沿触发； ?电平触发。IRi出现高电平表示有中断请求；在8259A收到第1个INTA并结束前，IRi必须保持高电平 。中断结束应及时撤除高电平。 8259A内部寄存器