FPGA硬件电路设计及FPGA平台介绍.ppt

* FPGA 的电源系统实例方案 * FPGA 的电源分组 * FPGA 的IO管脚 1、专用管脚：有特殊功能(如配置相关管脚，JTAG相关脚,)，不能用作其他使用。 2、多功能管脚：既可以做功能管脚使用，也可作为IO使用，如Vref、VRP、VRN、A0~A25、D0~D32等 3、通用IO：如使用差分模式，请注意所对应的差分对。 4、IO保护：对于外引的IO应尽量给于保护，防止外部的静电、大电流等损坏IO管脚，导致FPGA芯片损坏。 * FPGA 的IO BANK * 1156个PIN——Top Signal Layer * 1156个PIN——2th、3th Signal Layer * 1156个PIN——4th、5th Signal Layer * 1156个PIN——6th Signal Layer * 去耦电容的选择和放置 * 去耦电容的用法和放置 * 去耦电容的用法和放置 第四章　V4LX160 FPGA平台介绍 * V4LX160FPGA平台架构 * 平台上的资源 1、FPGA 型号：XC4VLX160F1148。 2、其他资源： 时钟晶振：2路可插拔晶振，连接FPGA的全局时钟 密钥保持电池 配置FLASH：两片32M的 Platform Flash 。 按键：一个Reload按键和一连接到IO上得个按键。 指示灯：3.3V、4.3V、FPGA DONE分别对于3个指示灯 3、IO接口:提供约600个用户I/O,电压均可配置为3.3/2.5/1.8V 两个SAMTEC 200pin高密度连接件提供超过360个用户I/O 1个120pin和1个60PIN高速连接件，提供超过150个高速I/O 。 1个1.27mm 普通100pin排母，提供超过90个I/O 。 1个50pin双排针,提供50个I/O,可做IO使用也可供观测 4、对外电源接口： 1个2.54mm普通2pin连接件，提供6V/1A 2个pin的BANK电压，电流500mA，同时提供3.3V电源电流500mA * * * * * * * * Spartan 3A DSP:内嵌高性能DSP模块 增强特性1—内嵌基于Virtex 4的DSP48A模块，独立布线，250M处理能力 增强特性2—增强了BLOCK RAM，工作频率250M * 主流低端器件Spartan 6 —— 45nm 低成本、低功耗FPGA系列 Spartan-6 LX 具有逻辑优化的 Spartan-6 LXT 具有高速串行数据连接 * Spartan-6 LX的基本特性 1、基于双寄存器、6输入查找表的slice 2、IO支持1.2V~3.3V的多种电平和多种接口标准；每对差分IO传输速度1Gb/s；支持DDR、DDR2、DDR3和RLDDR，最高支持速率800Mb/s；支持PCI-33MHz 。 3、增强的DSP处理模块- DSP48A1 4、增强的时钟管理模块(CMT)，一个CMT由2个DCM和1个PLL组成。 5、支持多种配置模式，包括低成本的SPI模式和NOR FLASH模式。 6、增强的设计安全保护，使用了DNA身份验证方式和AES流加密方式 7、低成本的增强型的软处理器MicroBlaze。 * Spartan-6 LXT的附加特性 1、集成了高速GTP串行收发器，最高速率为3.125Gb/s,接口类型包括SATA，PCI-E，1G 以太网， DisplayPort， OBSAI, CPRI, EPON等。 2、为PCI Express设计集成了Endpoint block。 * 主流高端器件Virtex5—— 65nm 高端高性能FPGA系列 Virtex-5 LX： 高性能通用逻辑应用 Virtex-5 LXT：具有高级串行连接功能的高性能逻辑应用 Virtex-5 SXT：具有高级串行连接功能的高性能信号处理应用 Virtex-5 FXT：具有高级串行连接功能的高性能嵌入式系统 Virtex-5 TXT：具有双密度高级串行连接功能的高性能系统 * Virtex-5 系列的基本特性 1、真 6 输入查找表 (LUT) 技术，双 5-LUT 选项。 2、时钟管理模块 (CMT) ——具有零延迟缓冲、频率综合和时钟相移功能的数字时钟管理器模块；具有输入抖动滤波、零延迟缓冲、频率综合和相位匹配时钟分频功能的PLL模块。 3、真双端口 RAM 模块——36 Kb Block RAM/FIFO 4、高级DSP48E Slice 5、支持多种配置模式，包括低成本的SPI模式