第十一章 触发器及时序逻辑电路.pptx

第 11 章触发器及时序逻辑电路11.1触发器11.2寄存器11.3计数器11.1 触发器11.1.1基本RS触发器11.1.2同步RS触发器11.1.3 JK触发器11.1.4 D触发器11.1.5触发器的应用举例GAQQSR图形符号GB逻辑图(2) , 称为复位状态(0态);它有两个输出端Q 和 ，二者的逻辑状态应相反。(1) , 称为置位状态(1态);11.1.1 基本RS 触发器基本RS 触发器由两个与非门交叉耦合而成，如下图：这种触发器有两个稳定状态：GA所谓 ，即将 端保持高电位；Q，即 在端加一负脉冲 当 端加负脉冲时，不论触发器的初始状态是1态，还是0态，均有GB 即将触发器置0或保持0态， 称为直接置0端。逻辑图 当 端加负脉冲时，不论触发器的初始状态是1态，还是0态，均有 ，即将触发器置1或保持1态。 称为直接置1 端。输出与输入的逻辑关系：这种情况，GAQGB逻辑图注：时， 和均为高电平。先撤消：先撤消：即将触发器保持原状态不变。 这种输入状态下，当负脉冲除去后，将由各种偶然因素决定触发器的最终状态，因而禁止出现。1 态0 态信号同时撤消：状态不定(随机)信号不同时撤消，状态确定Q 1 0 0