eda综合课程设计-数字秒表.docVIP

  1. 1、本文档共13页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
北 华 航 天 工 业 学 院 《EDA技术综合设计》 课程设计报告 报告题目: 数字秒表 作者所在系部: 电子工程系 作者所在专业: 电子信息工程 作者所在班级: B10211 作 者 姓 名 : 指导教师姓名: 完 成 时 间 : 2012.12.13 内 容 摘 要 近几年EDA技术发展十分迅速,在未来的三至五年EDA技术会像单片机一样成为社会的主流。应用VHDL语言设计数字系统,很多设计工作可以在计算机上完成,从而缩短了数字系统的开发时间。我们尝试利用VHDL为开发工具设计数字秒表。 秒表的逻辑结构较简单,它主要由十进制计数器、进制计数器、数据选择器、和显示译码器等组成。在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲,除此之外,整个秒表还需有一个启动信号和一个零信号,以便秒表能随意停止及启动。 秒有共有6个输出显示,分别为百分之一秒、十分之一秒、秒、十秒、分、十分,所以共有6个计数器与之相对应,6个计数器的输出全都为BCD码输出,这样便与同显示译码器连接。 目 录 一、实验目的… ………………………………………………………………………1 二、硬件要求… ………………………………………………………………………1 三、方案论证 ……………………… ……………………………………………1 四、模块说明 …………………………………………………………………………1 分频器 ………………………………………………………………………………1 六进制计数器 ………………………………………………………………………2 十进制计数器 ………………………………………………………………………3 控制选择器 …………………………………………………………………………4 译码器 ………………………………………………………………………………5 蜂鸣器模块……………… …………………………………………………………6 五、整体连接图…… …………………………………………………………………7 六、实验步骤……… …………………………………………………………………8 七、实验结果……………………………… …………………………………………8 八、实验总结 ………………………………………………………………………8 九、参考文献…………………………………………………………………………8 三课程设计任务书 课题名称 秒表接口设计 完成时间 2012.12.13 指导教师 职称 副教授 学生姓名 班 级 B10211 总体设计要求和技术要点 总体设计要求: 通过本课程的学习使学生掌握可编程器件、EDA开发系统软件、硬件描述语言和电子线路设计与技能训练等各方面知识;提高工程实践能力;学会应用EDA技术解决一些简单的电子设计问题。 技术要点: 1.秒表有共有6个输出显示,分别为百分之一秒、十分之一秒、秒、十秒、分、十分,所以共有6个计数器与之相对应,6个计数器的输出全都为BCD码输出,这样便与同显示译码器的连接。 2.开关设置秒表报警器,每10秒钟,蜂鸣器鸣响1声,发光二极管闪烁。当计时达60分钟后,蜂鸣器鸣响10声。 工作内容及时间进度安排 工作内容: 在软件上编辑、编译程序,并仿真到达实验要求。 进度安排; 课下编写程序,并要求程序能通过编译仿真; 第十五周在实验箱上下载调试程序; 验收。 课程设计成果 1.与设计内容对应的软件程序 2.课程设计报告书 3.成果使用说明书 4.设计工作量要求 实验目的 学习使用VHDL语言设计题目,掌握VHDL语言的编程方法以及EDA芯片的下载仿真。 二、硬件要求 (1)主芯片EPF10K10LC84-4。 (2)蜂鸣器。 (3)8位八段扫描共阴极数码显示管。 (4)二个按键开关(清零,开始/暂停)。 三、方案论证 四、模块说明 秒表的设计共化分为6个模块:分频器(cfp),六计数器(count6),十计数器(count10),六选一选择器,译码器。下面具体分析各个模块的原理、内容和功能。 1.分频器(cfp) 能够实现对10MHZ 的clk时钟信号进行分频,从而得到0.01秒的计数脉冲信号即100hz的脉冲信号。图1为分频

文档评论(0)

pkaokqunw + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档