EDA 第5章verilogHDL语法规范2.pptx

Verilog HDL数据类型Verilog HDL数据类型Verilog HDL数据类型包括：值的集合网络和变量向量强度隐含声明网络类型寄存器类型整数/实数/时间数组参数Verilog名字空间Verilog HDL数据类型--值的集合Verilog HDL有下列四种基本的值： 0 逻辑0或“假”状态。 1 逻辑1或“真”状态。 x（X） 未知状态，对大小写不敏感。 z（Z） 高阻状态，对大小写不敏感。Verilog HDL数据类型--网络和变量 在Verilog HDL中，根据赋值和对值的保持方式不同，可将数据类型主要分为两大类：网络型：表示器件之间的物理连接，需要门和模块的驱动。变量型：变量是对数据存储元件的抽象。 Verilog HDL数据类型--网络和变量声明网络类型的语法格式如下：net_type [range] [delay] net_name [,net_name];其中： net_type 表示网络类型数据。 range 用来表示数据为标量或矢量。若没有声明范围，则表示数据为1位的标量。否则，由该项指定数据的矢量形式。 delay 指定仿真延迟时间。 net_name 网络名字。可以一次定义多个网络，多个网络之间用逗号隔开。Verilog HDL数据类型--网络和变量声明网络类型的Verilog HDL描述的例子 wand w; // 一个标量wand网络类型 tri [15: 0] bus; // 16位三态总线网络类型 wire [0: 31] w1, w2; // 两个32位网络类型，MSB为bit0Verilog HDL数据类型--网络和变量变量是对数据存储元件的抽象。从当前赋值到下一次赋值之前，变量应当保持当前的值不变。注：对于reg，time和integer这些变量类型数据，它们的初始值应当是x。对于real和realtime变量类型数据，默认的初始值是0.0。在变量数据类型中，只有reg和integer变量型数据类型是可综合的，其它是不可综合的。Verilog HDL数据类型--强度驱动强度在一个网络型数据的声明语句中，如果对数据对象进行了连续赋值，就可以为声明的数据对象指定驱动强度。门级元件的声明只能指定驱动强度。根据驱动源的强度，其驱动强度可以是：SupplyStrongpull/weakVerilog HDL数据类型--隐含声明 如果没有显示声明网络或者变量，则在下面的情况中，默认将其指定为网络类型：在一个端口表达式的声明中，如果没有对端口的数据类型进行显式说明，则默认的端口数据类型就为wire型。input a,b;模块例化的端口列表中，如果先前没有对端口的数据类型进行显式说明，那么默认的端口数据类型为网络型标量。 FADD fadd1(a,b,cout,sum)如果一个标识符出现在连续赋值语句的左侧，而该标识符先前未曾被声明，那么该标识符的数据类型就被隐式声明为网络型标量。 assign A=B;Verilog HDL数据类型--网络类型下表给出了这些常用的不同网络类型的功能及其可综合性。类型功能可综合性wire，tri标准内部连接线√supply1，supply0电源和地√wor，trior多驱动源线或×wand，triand多驱动源线与×trireg能保存电荷的net×tri1，tri0无驱动时上拉/下拉×Verilog HDL数据类型--网络类型简单的网络类型说明格式为：net_kind[msb:lsb]net1,net2, . . . , netN;其中： net_kind 是上述网络类型的一种。 msb和lsb 用于定义网络范围的常量表达式。其范围定义是可选的。如果没有定义范围，默认的网络类型为1位。Verilog HDL数据类型--网络类型wire和tri网络类型 用于连接单元的连线是最常见的网络类型。连线（wire）网络与 三态（tri）网络语法和语义一致。 三态网络可以用于描述多个驱动源驱动同一根线的网络类型， 并且没有其他特殊的意义。 如果多个驱动源驱动一个连线（或三态网络）由下表确定网络 的有效值。Verilog HDL数据类型--网络类型Wire/tri01xz00xx01x1x1xxxxxz01xzVerilog HDL数据类型--网络类型由关键词wire定义常用的网络类型。wire型网络的语法格式如下：wire [n-1:0] name1,name2,…namen；其中： name1,…,namen表示wire型网络的名字。wire型变量的说明 wire L;//将上述电路的输出信号L 声明为网络类型 wire [7:0] data_bus; //声明一个8位宽的网络 类型总线Verilog HDL数据类型--网络类型tri0和tri1