第2章_逻辑门电路tang..pptVIP

第2章 逻辑门电路 2.1 二极管和三极管的开关特性 2.2 TTL门电路 2.3 CMOS门电路 2.1 二极管和三极管的开关特性 2.1.1 二极管的开关特性 2.1.2 三极管的开关特性 2.1.1 二极管的开关特性 2． 二极管的开关时间 3．PN结的存储电荷 2.1.2 三极管的开关作用特性 2． 三极管的开关时间 2.2 TTL门电路 2.2.1 TTL非门的工作原理 2.2.2 TTL非门的特性 2.2.3 TTL与非门/或非门/与或非门 2.2.4 TTL 集电极开路门和三态门 2.2.1 TTL非门的工作原理 2.2.1 TTL非门的工作原理 2.2.2 TTL非门的特性 2.输入噪声容限 3.输入特性 4.输出特性：带上负载后，负载电流与输出电压的关系曲线 。 有低电平输出特性和高电平输出特性 。 2）高电平输出特性 5.扇出系数 驱动相同系列的TTL门的个数称为扇出系数,记为N。 扇出系数为： 6.传输延迟时间 2.2.3 TTL与非门/或非门/与或非门 2．TTL或非门 3．TTL与或非门 2.三态TTL门 2.3 CMOS门电路 2.3.1 MOS管的开关特性 2.3.2 CMOS反相器的工作原理 2.3.3 CMOS反相器的特性 2.3.4 CMOS与非门/或非门 2.3.5 CMOS 传输门/三态门/异或门 2.3.1 MOS管的开关特性 2.3.2 CMOS反相器的工作原理 2．输入伏安特性 3．输出特性 2.3.4 CMOS与非门/或非门 3. 带缓冲级的CMOS与非门 2.3.5 CMOS 传输门/三态门/异或门 例如，74H系列门电路的参数：IIS=1.6mA, IIH=0.04mA, ILLmax=16mA, ILHmax=0.4mA,则 1 A Y A Y t PHL t PLH 50% 50% (1)输出高电平转换为低电平的传输延迟时间tPHL：从输入上升沿幅值的50%对应的时刻起，到输出下降沿幅值的50% 对应的时刻止所需的时间。在tPHL期间，T5管由截止转换到饱和，主要对应于T5管的开通时间。 (2)输出低电平转换为高电平的传输延迟时间tPLH：从输入下降沿幅值的50%对应的时刻起，到输出上升沿幅值的50% 对应的时刻止所需的时间。在tPLH期间，T5管由饱和转换到截止，主要对应于T5管的关断时间。所以，tPLH大于tPHL。 (3)平均传输延迟时间tpd： end 1．TTL与非门 A B T 1 b 1 c 1 c 1 b 1 A B V V CC 5 = R 1 3k R 4 100 Ω Y R 2 750 Ω R 3 360 Ω R 5 3k T 1 b 1 T 2 T 3 T 4 T 5 c 1 X A B c 1 V V CC 5 = R 1 3k X 当A、B都是高电平时，T1的２个发射结都截止，T2、T5饱和，输出低电平； 当A、B中任何一个为低电平时，T1中与低电平相连的发射结导通，T2、T5截止，输出高电平；电路实现与非逻辑。 X=AB A R 1 3k R 4 100 Ω Y R 2 750 Ω R 3 360 Ω R 5 3k T 1 T 2 T 3 T 4 T 5 T ’ 1 B T ’ 2 R ’ 1 3k V V CC 5 = (3)当A为高电平时，T1的发射结截止，T2、T5饱和，输出低电平； (1) 当A、B都是低电平时，T1和T1’的发射结都导通，T2 、T2’和T5截止，输出高电平； (2) 当B为高电平时，T1’的发射结截止，T2’、T5饱和，输出低电平； (4)当A和B都为高电平时，T1和T1’的发射结都截止，T2、T2’、T5饱和，输出低电平。 电路实现或非逻辑 TTL 或非 门 A R 1 3k R 4 100 Ω Y R 2 750 Ω R 3 360 Ω R 5 3k T 1 T 2 T 3 T 4 T 5 T ’ 1 B T ’ 2 R ’ 1 3k V V CC 5 = TTL 与 或非门 A B R 1 3k R 4 100 Ω Y R 2 750 Ω R 3