第七章并行.ppt

第七章 并行I/O接口 2. 外设端口和存储器统一编址 将外设当成存储器单元看待。即外设端口地址占用存储器的端口地址。 优点： CPU访问存储器的指令可以访问外设，增强了对外设的处理能力 CPU本身不需增加专门为IO口服务的指令和控制线 缺点：外设占用存储器的地址 P1端口：读端口指读端口锁存器的内容， 读-修改-写指令 下列指令使用的是读锁存器。 ANL P1，A （ORL、XRL同理） JBC bit，LABEL INC P1（DEC同理） MOV P1,#data CLR P1.x (SET同理) P0口作用： “准双向IO口”，通常作为通用IO的时候会外接上拉电阻 作为数据总线 和低8位地址线使用。 P2口作用： 作为高8位地址 作为通用准双向的IO，读引脚的时候同样要先写1在读 使用C51实现上述程序 #include reg51.h void flash( char x1 ) {int j , k; for (k=0; k=2; k++) { P0 = x1; for( j=0; j=30000; j++) { }; P0=0xff; for( j=0; j=30000; j++) { }; } } 延时程序：延时时间的计算方法 DELAY:MOV R7,#00H L1: MOV R6,#00H L2: DJNZ R6,L2 DJNZ R7,L1 RET 应用2、8位IO端口改装为非8位端口 目的：通过软件将8位的端口改装成非8位端口（即虚口）以适用不同外设的需要。 例7.2 请编出把P1、P2口改装成三个5位虚口的程序，设三个虚口分别为X、Y、Z。输出关系如图： 方法2：输出前把所有数据准备好，然后一起输出 MOV 20H,#3 ;假设 Y MOV 10H,#5 ；假设 X MOV 30H,#8 ；假设 Z 7.3 并行IO接口芯片 MCS-51单片机有四个并行I/O口。当用MCS-51单片机组成的应用系统需外扩程序存储器和数据存储器时，真正可用的并行口，就只有一个P1口了。 8255A是Intel公司生产的通用可编程并行IO接口芯片，可以和CPU相连，为外设提供3个8位的并行IO端口，并允许同步、异步和中断方式传送IO数据。 8255 通道选择和基本操作表 二、8255A 的控制字 控制字两类： 方式选择控制字、置位复位控制字 都是写到控制字寄存器 方式选择控制字D7=1，而置位复位控制字D7=0 1、8255A 的方式选择控制字 例 A端口方式 1 输入、B 端口方式 1 输出、PC6，PC7 作输入，给出方式控制字。 例7.3 如果8255的控制字寄存器端口地址是FBH，写出令PC3先置1后清零的程序 只需要往控制字寄存器中写入C端口置为复位控制字即可。 三、8255的工作方式和C口状态字 A端口有三种工作方式 方式0、方式1、方式2 B端口有二种工作方式 方式0、方式1 C端口无工作方式选择 工作于方式0，或作为A、B工作于方式1、2时的联络信号 注：方式0（基本输入/输出）：即无条件输入输出形式 方式1 （选通输入/输出）：查询、单向输入输出方式 方式2（双向数据传送）：查询、双向输入输出方式 二、方式 1（选通输入输出） 功能：A、B端口作 8 位数据输入或输出，C端口的特定位为A、B端口服务 应用：查询方式：C端口特定位传送状态 中断方式：C端口特定位发中断请求 方式1下输入端口的联络信号 由外设发出，送给8255A 作用是将外设送来的数据锁存到8255A的输入端口。 ② IBF：输入缓冲器满信号（高电平有效） 8255A 发出，表示外设送来的数据已进入输入端口。 当外设送来的数据送入输入端口后，8255A自动发出IBF。 由STB信号置位，由读信号RD的上升沿复位 ③ INTR：中断申请信号（高电平或上升沿有效） 8255A 发出，用来向CPU发出中断申请。 方式1下输入端口的联络信号 ④INTE：中断允许控制信号 作用是控制是否允许8255A的中断申请信号INTR发出。 此信号无引出，通过控制口对C口相应位的置位/复位，设置允许或不允许。 A口，对PC4置位, 使INTEA=1, 允许中断 对PC4复位, 使INTEA=0, 不允许中断 B口，对PC2置位, 使INTEB=1, 允许中断 对PC2复位, 使INTEB=0, 不允许中断 在方式1下，作为联络信号的外部引脚PC4、PC2，不受C口按位置位/复位控制字控制，而只在8255A内部对INTE信号起作用 方式1下输出端口的联络信号 方式1下输出端口的联络信