《数电教学课件》第6章 时序逻辑电路.pptVIP

第5章 时序逻辑电路 时序逻辑电路 同步时序逻辑电路：各触发器有统一触发脉冲 异步时序逻辑电路：各触发器无统一触发脉冲 5.1 时序逻辑电路的分析 时序逻辑电路中，如果其中所有触发器的时钟输入端都与同一个时钟脉冲相连，则称为同步时序逻辑电路（Synchronous Sequential Logic Circuit），否则就称为异步时序逻辑电路（Asynchronous Sequential Logic Circuit）。前者的速度高于后者，但机构一般比后者复杂。按照输出信号的特点，时序逻辑电路还可分为： 米利（Mealy）型：输出状态不仅与存储电路的状态有关，还与输入有关。 穆尔（Moore）型：输出状态仅与存储电路的状态有关。 5.1.1 同步时序逻辑电路的分析步骤 例1. 试分析下图所示的时序逻辑电路 例2. 试分析下图所示的时序逻辑电路 4位同步二进制计数器74161的功能表 例3. 试分析右图所示的时序逻辑电路 5.1.2 异步时序逻辑电路的分析 5.1.2 异步时序逻辑电路的分析 例4. 试分析右图所示的时序逻辑电路 5.1.2 异步时序逻辑电路的分析 5.1.2 异步时序逻辑电路的分析 例5. 试分析下图所示的时序逻辑电路 5.1.2 异步时序逻辑电路的分析 例6. 试分析下图所示的时序逻辑电路 5.1.2 异步时序逻辑电路的分析 74LS290的逻辑电路图 异步二－五－十进制计数器74LS290的功能表 4位同步二进制计数器74161的功能表 同步十进制计数器74160的功能表 5.2 用集成计数器构成任意进制计数器 （1）异步置零功能 （2）同步置数功能 （2）同步置数功能 对于MN的情况，实现原理：在N进制计数器的计数过程中，设法使之跳过N-M个状态，即可实现。 二、对于MN，且M=M1×M2的情况 三、对于MN，且M为素数的情况 三、对于MN，且M为素数的情况 总结：对于MN的情况， 5.3 其它常用时序逻辑电路 5.3 其它常用时序逻辑电路 5.3 其它常用时序逻辑电路 5.3 其它常用时序逻辑电路 5.3 其它常用时序逻辑电路 5.3 其它常用时序逻辑电路 5.3 其它常用时序逻辑电路 5.3 其它常用时序逻辑电路 5.3 其它常用时序逻辑电路 5.3 其它常用时序逻辑电路 5.3 其它常用时序逻辑电路 5.3 其它常用时序逻辑电路 5.4 时序逻辑电路的设计 5.4 时序逻辑电路的设计 5.4 时序逻辑电路的设计 5.4 时序逻辑电路的设计 5.4 时序逻辑电路的设计 5.4 时序逻辑电路的设计 5.4 时序逻辑电路的设计 5.4 时序逻辑电路的设计 5.4 时序逻辑电路的设计 5.4 时序逻辑电路的设计 5.4 时序逻辑电路的设计 例1. 设计同步四进制计数器（四分频器） 4、触发器选型 选JK触发器，得到驱动方程 图略 例2. 设计一个111串行数据检测器。111串行数据检测器，有一个输入端X和一个输出端Z，输入X为一串随机信号，当连续输入输入三个或三个以上的1时，输出为1，否则输出为0。 1、建立并化简原始状态转换图 设 S0：X输入0的状态 S1：X输入一个1的状态 S2：X输入两个1的状态 S3：X输入三个1的状态 S3 S1 S0 S2 1/0 1/0 1/1 0/0 0/0 1/1 0/0 0/0 X/Z SI 多余 置9 置0 二进制计数 五进制计数 十进制计数(8421BCD) 十进制计数(5421BCD) 0 1 0 0 0 0 1 0 0 0 0 0 × × － CP Q0 CP × × CP － CP Q3 工作状态 R01·R02 S91·S92 CP1 CP0 注意：8421BCD时四个触发器的输出由高到低依次为Q3 Q2 Q1 Q0； 5421BCD时四个触发器的输出由高到低依次为Q0 Q3 Q2 Q1。 S91 S92 R01 R02 Q0 Q1 Q2 Q3 CP1 CP0 74290 S91 S92 R01 R02 Q0 Q1 Q2 Q3 CP1 CP0 74290 CP CP S91 S92 R01 R02 Q0 Q1 Q2 Q3 CP1 CP0 74290 CP S91 S92 R01 R02 Q0 Q1 Q2 Q3 CP1 CP0 74290 CP 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 二进制计数器 五进制计数器 十进制计数器（5421BCD） 十进制计数器（8421BCD） 计数器 同步计数器 异步计数器 加法计数器 减法计数器 十进制计数器 十六进制计数器 二进制计数器 二－十进制计数器 循环码计数器 时序逻辑电路分析的基本思路 逻辑功能 输出方程 各触发器特性方程 状态转换图 状态转换表 工作波形图