第8章 宏功能模块设计.pptVIP

8.1 Megafunctions库 8.3.4 逻辑门库 8.3.5 其他模块 8-1 采用Quartus II软件的宏功能模块lpm_counter设计一个模60加法计数器，进行编译仿真，查看仿真结果。 8-2 采用Quartus II软件的宏功能模块lpm_rom，用查表的方式设计一个实现两个8位无符号数加法的电路，进行编译仿真。 8-3 先用lpm_rom设计4bit×4bit和8bit×8bit乘法器各一个，再用Verilog分别设计4bit×4bit和8bit×8bit乘法器，比较两类乘法器的运行速度和资源好用情况。 8-4 用数字锁相环实现分频，假定输入时钟频率为10MHz，要想得到6MHz的时钟信号，使用altpll宏功能模块实现该电路。 习 题 * * 第8章 宏功能模块设计 8.1 Megafunctions库 8.2 Maxplus2库 8.3 Primitives库 内容 宏功能模块设计 Megafunction库是Altera提供的参数化模块库。从功能上看，可以把Megafunction库中的元器件分为： 算术运算模块（arithmetic） 逻辑门模块（gates） 储存模块（storage） IO模块（I/O） 8.1.1 算数运算模块库 下面以参数化乘法器lpm_mult为例来说明如何在设计中使用宏功 能模块。lpm_mult的基本参数已在下表中给出。 lpm_mult （1）调用lpm_mult （2）lpm_mult参数设置 输入输出位宽设置 乘法器类型设置 （3）编译仿真 8位有符号乘法器电路 功能仿真波形 8.1.2 逻辑门库 8.1.3 I/O模块库 8.1.3 I/O模块库 锁相环模块设计举例 参数化锁相环宏模块altpll以输入时钟信号作为参考信号实现锁相，从而输出若干个同步倍频或者分频的片内时钟信号。与直接来自片外的时钟相比，片内时钟可以减少时钟延迟，减小片外干扰，还可改善时钟的建立时间和保持时间，是系统稳定工作的保证。不同系列的芯片对锁相环的支持程度不同，但是基本的参数设置大致相同，下面便举例说明altpll的应用。 （1）输入altpll宏功能模块 选择芯片和设置参考时钟 锁相环控制信号设置 输入时钟设置 （2）编译和仿真 锁相环电路 功能仿真波形 8.1.4 存储模块库 存储器模块设计举例 ROM（Read Only Memory，只读存储器）是存储器的一种，利用FPGA可以实现ROM的功能，但其不是真正意义上的ROM，因为FPGA器件在掉电后，其内部的所有信息都会丢失，再次工作时需要重新配置。 Quartus II提供的参数化ROM是lpm_rom，下面用一个乘法器的例子来说明它的使用方法，这个例子使用lpm_rom构成一个4位×4位的无符号数乘法器，利用查表方法完成乘法功能。 数据线、地址线宽度设置 控制端口设置 添加.mif文件 如下图所示就是基于ROM实现的4位×4位的无符号数乘法器电路图，其参数设置为： LPM_WIDTH=8 LPM_WIDTHAD=8 LPM_FILE=mult_rom.mif 仿真结果 8.2 Maxplus2库 Maxplus2库主要由74系列数字集成电路组成，包括时序电路宏模块和运算电路宏模块两大类，其中时序电路宏模块包括触发器、锁存器、计数器、分频器、多路复用器和移位寄存器，运算电路宏模块包括逻辑预算模块、加法器、减法器、乘法器、绝对值运算器、数值比较器、编译码器和奇偶校验器。 对于这些小规模的集成电路，在数字电路课程中有详细的介绍，其调入方法与Megafunction库中的宏模块相同，只是端口和参数无法设置。 计数器74161设计举例 模10计数器 仿真结果 8.3 Primitives库 8.3.1 缓冲器库 8.3.2 引脚库 8.3.3 存储单元库 *