实验09 SS时序逻辑电路实验.pptVIP

实验11 SSI时序逻辑电路实验 ? 集成触发器 二、验证JK触发器CC4027的逻辑功能 1、触发方式 主从型触发方式 ：触发器的状态转换需要一个完整的时钟脉冲。 边沿触发方式（ CC4027 ） 2、验证JK触发器的逻辑功能 三、时序逻辑电路的功能测试方法 时序电路（计数器）的波形测量 同步模4递增和递减计数电路 实验内容和要求 1．验证JK触发器的逻辑功能 3．同步模4递增和递减计数电路 用示波器观察和记录CP、Q1、Q2的波形(递增、递减) 4．设计同步时序脉冲产生器 用示波器观察和记录CP、Q1、Q2和L的波形 5*．设计同步三分频电路 用示波器观察和记录CP、Q1、Q2的波形 注意事项 1．电源（VDD=＋5V、VSS=地） 核对无误，再接入！ 2．输出端切忌短路、线与！ 3．多余输入端处理方法——不能悬空 CMOS与非门、与门：接+5V CMOS或非门、或门：接地 4．芯片管脚图 芯片管脚图 下次实验： 下次实验：考试－计数译码显示电路 下次实验：考试－计数译码显示电路 1. 40161的逻辑功能: 1. 40161的时序波形图 2. 构成任意进制计数器的方法 译码显示电路的构成 Truth Table 2.译码显示电路的构成 实验注意事项 1．电源 （VDD=＋5V、VSS=地） 核对无误，再接入！ 2．