电子学总复习(数电).ppt

2.逻辑代数运算规律 3.真值表（逻辑状态表） 例2: 证明 异或门可以用4个与非门实现 组合逻辑电路的分析 组合逻辑电路的设计 本章应重点掌握的内容 容易出现的问题 第22章 时序逻辑电路 触发器课堂练习 第22章 时序逻辑电路 本节重点 维持阻塞型D触发器的引脚功能 符号 D数据输入端 CP时钟脉冲 Q、Q 输出端，Q的小圈 表示是反相输出端 , 即Q总是与Q相反 RD SD D CP Q Q RD 直接清0端(复位端) RD=0,SD=1时，Q=0 SD 直接置1端(置位端) RD=1,SD=0时，Q=1 小圈 表示低电平有效 维持阻塞型D触发器的引脚功能(续) 功能表 CP Q n+1 D 触发方式: 边沿触发 （时钟上升沿触发） 功能表说明： 在CP上升沿时，Q等于D； 在CP高电平、低电平和下降沿 时，Q保持不变 RD SD D CP Q Q D Q D CP Q1 练习 CP D Q1 题目:时钟CP及输入信号D 的波形如图所示，试画出各触发器输出端Q的波形，设各输出端Q的初始状态=0。 主从J-K触发器 逻辑表达式 Q Q RD SD J K CP Qn+1=JQn+K