数字电路与逻辑设计_2013_19.pptVIP

1、分析如下时序逻辑电路，画出状态转换表和状态转换图。 4、设计一个6进制可逆计数器，当控制端输入为1时，进行加计数；当控制端输入为0时，进行减计数。 时序逻辑分析与设计 习题 2、分析如下时序逻辑电路，画出状态转换表和状态转换图。 3、设计一同步时序逻辑电路，完成如下所示的状态转换图。 5、在某数字通信系统中，以同步串行方式传输二进制信号，并约定采用二进制序列“1110”作为一个数据帧的起始标志。试设计一检测电路，可从上述的同步二进制码流中检测出数据帧的起始标志1110，每当码流中出现一个标志序列时，输出为1；否则输出为0。请画出状态状态图，简要说明各个状态的含义，并设计实现。