数字电子钟设计报告1..doc

《数字电子课程设计报告》 设计课题： 数字电子钟 专业班级： 电子信息工程12-2班 学生姓名： 郑子龙 学 号： 201222450545 指导老师： 崔智勇 完成时间：2014年5月25日 目 录 1．课程设计目的…………………………………………………………………3 2．课程设计题目描述和要求……………………………………………………3 3．课程设计报告内容……………………………………………………………3 3.1实验名称………………………………………………………………………3 3.2实验目的………………………………………………………………………3 3.3实验器材及主要器件…………………………………………………………3 3.4数字电子钟基本原理…………………………………………………………4 3.5数字电子钟单元电路设计、参数计算和器件选择…………………………4 3.6数字电子钟电路图……………………………………………………………12 3.7数字电子钟的组装与调试……………………………………………………13 4．总结……………………………………………………………………………13 参考文献 …………………………………………………………………………15 1．课程设计目的 （1）掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统设计、安装、测试方法； （2）进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力； （3）提高电路布局﹑布线及检查和排除故障的能力； （4）培养书写综合实验报告的能力。 2．课程设计题目描述和要求 （1）设计一个有“时”、“分”、“秒”（12小时59分59秒）显示，且有校时功能的电子钟； （2）用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试； （3）画出框图和逻辑电路图，写出设计、实验总结报告； （4）整点报时：在59分51秒、53秒、55秒、57秒输出500Hz音频信号，在59分59秒时输出1000Hz信号，音频持续1s，且前四声低，最后一声高，在1000Hz荧屏结束时刻为整点。 （5）闹钟系统：在7点59分00秒闹钟模块输出高电平，音频持续1分钟。 3．课程设计报告内容 3.1实验名称 数字电子钟 3.2实验目的 （1）掌握数字电子钟的设计、组装与调试方法； （2）熟悉集成电路的使用方法。 3.3实验器材及主要器件 （1）4511（ 6片） （5）74LS04（3片） （9）555集成芯片（1片） （2）74LS90（5片） （6）74LS74（1片） （10）共阴七段显示器（6片） （3）74LS191（1片） （7）74LS2O（2片） （11）电阻、电容（若干） （4）74LS00（5片） （8）74LS92（2片） （11）导线（若干）3.4数字电子钟基本原理 数字电子钟的逻辑框图如图3-4所示。它由555集成芯片构成的振荡电路、分频器、计数器、显示器和校时电路组成。555集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。 ? 图3-4 3.5数字电子钟单元电路设计、参数计算和器件选择 1.振荡器 晶体振荡器的作用是产生时间标准信号。数字钟的精度，主要取决与信号的频率及其稳定度。因此，一般采用石英晶体振荡器经过分频得到这一信号。一般来说，振荡器的频率越高，计时精度越高，但耗电量将增大。如果精度要求不高也可以采用由集成电路定时器555与RC组成的多谐振荡器。如图3-4-1所示。设振荡频率f=1KHz，RP为可调电阻，微调RP可以调出1KHz输出。 2.分频器 因为振荡器产生的频率很高，为了得到1Hz秒脉冲，则需要对振荡器的输出信号进行分频。本实验由集成电路定时器555与RC组成的多谐振荡器，产生1KHz的脉冲信号。故用3片中规模集成电路计数器74LS90，将74LS90接成10进制计数器，这样每过一级，频率会变为原来的1/10，经过3次分频，得到1Hz的秒脉冲信号。如图3-4-2所示。 3.计数器 秒脉冲信号经过6级计数器，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为六十进制，小时为十二进制。 （1）六十进制计数 由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用一片74LS90和一片74LS