第07章输入和输出(免费阅读).pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * (1)空闲周期SI 上电后，未编程前，还没有DMA请求，进入空闲周SI，DMA处于被动工作方式，CPU可对DMA进行编程。 内部状态变化流程图 (2)过渡状态S0 若检测到DREQ请求，DMAC即向CPU发出总线请求信号HRQ。并且，DMAC从SI状态跳入S0状态，并重复执行，直到收到HLDA信号（CPU）进入S1状态，DMAC从被动 →主动态 (3)DMA有效周期(S1 ~S4) 在CPU的回答信号HLDA到达，DMAC进入有效周期开始传送数据。 一个完整的传送周期包括S1 ，S2 ，S3 和S4四个周期，如果I/O速度跟不上，可在S3 和S4 之间插入等待周期. a） S1 周期：更新高8位地址。AEN, A8~A15 DMAC在S1 状态发出地址允许AEN信号，将高8 位地址A8 ~A15送到数据总线上DB0~DB7上。 b） S2周期：①输出16位地址到RAM，（其它高8位 已锁存） ②向I/O发请求回答信号DACK，准备 传送数据。 c） S3周期：发出MEMR或IOR读命令，让内存或 I/O准备传送数据。 d） S4周期：发IOW或MEMR命令。 MEM. 传输 D7 D6 D5 D4 D3 D2 D1 D0 DACK有效电平 低电平有效 0 高电平有效 1 0 1 DREQ有效电平 高电平有效 扩展写 MEM. 0 1 1 0 0 1 Enable 8237A 低电平有效 不扩展写 0 扩展写 1 D3=1 X 优先级类型 0 1 固定优先级 循环优先级 禁止 允许 Channel 0 地址保持不变 X Disable Enable D0=0 8237A 工作 Disable 8237A 时序类型 0 1 X 普通时序 压缩时序 D0=1 D7 D6 D3 D2 D1 D0 D5 D4 不用 0 清除DMA请求位 建立DMA请求位 1 0 0 Channel 0 0 0 1 1 1 1 Channel 1 Channel 2 Channel 3 D7 D6 D3 D2 D1 D0 D5 D4 不用 0 清除 MASK 位 建立 MASK 位 1 0 0 Channel 0 0 0 1 1 1 1 Channel 1 Channel 2 Channel 3 通道选择 通道 3 有DMA请求 1 D7 D6 D3 D2 D1 D0 D5 D4 1： 通道 0计数结束 通道 2有DMA请求 1 通道 1 有DMA请求 1 通道 0 有DMA请求 1 1：通道 1计数结束 1：通道 2计数结束 1： 通道 3计数结束 关于3个软件命令：与端口号有关，与DB线上的内容无关。 写C号地址：清除字节指针F/F，使将装入顺序为先LSB后MSB。 写D号地址：总清除命令，屏蔽寄存器为1，其它寄存器为0 ，软件复位。 写E号地址，清除屏蔽标志。 HLDA无效时8237A接受μP编程，不管HRQ是否有效。 编程前禁止8237A：发关闭8237A命令，向8号端口（硬件设置）写04H，或对通道进行屏蔽。 用软命令发出总清（Master Clear)操作：向0DH端口执行一次写操作。 向有关通道送地址值，计数值，模式字。 送硬件设置命令字，打开8237A。 去除屏蔽准备接收DMA请求。 例：试编写程序，在内存6000H：0开始单元存放10个数据，对DMA控制器8237A进行初始化，使每一次DMA请求从内存向外部设备传送一字节数据。 结束 初始化 置通道1页面 寄存器为6 写通道1方式字 写地址低16位为0000H 将十个数据放入 6000H：0单元 清地址指针触发器 写入传送的字节数 清除通道1屏蔽 开始 DATA SEGMENT OUT-DATA DB 01,02,04,08,10H,20H,40H,80H,0FFH,00H DATA ENDS EXTRA SEGMENT AT 6000H EXT DB 10 DUP (?) EXTRA ENDS CODE SEGMENT ASSUME CS:CODE,DS:DATA,ES:EXTRA START:MOV AX,DATA MOV DS,AX