第12讲VHDL结构及语言要素.pptVIP

第12讲 VHDL结构及语言要素 文字规则 数据对象 数据类型 操作符 5. 注释 用以提高程序可读性 以‘- -’开头，直至本行结尾 注释在程序段中以特征颜色标记显示，不参与程序编译 如： --定义了器件的端口名称及类型 重载操作符定义： 对已存在的操作符重新定义，使其能进行不同类型操作数之间的运算，称为重载操作符。定义重载操作符的函数称为重载函数。 重载操作符由原操作符加双引号表示。如“+” 重载操作符的定义见 IEEE 库的程序包： std_logic_arith、 std_logic_unsigned、 std_logic_signed 重载操作符的使用： VHDL语言要素小结 由 std_logic 类型代替 bit 类型可以完成电子系 统的精确模拟，并可实现常见的三态总线电路。 2）std_logic_vector 类型 极大方便了总线描述 由 std_logic 构成的数组。定义如下： type std_logic_vector is array(natural range) of std_logic; 赋值的原则：相同位