LPDDR2SDRAM电路板计指南1.docxVIP

第 6 章：L PDD R2 SDR AM 电路板 设计指 南信号匹配6–7图 6–5 显示了 使用具 有校准 的串行 34 ohm OCT 的 ArriaV HSUL-12 的 400MHz 地址图 6–5.命令信 号。 地址命令信号也是双倍数据速率，所以运行在 400 MHz 上。400 MHz 的地址命令仿真Vlage(V)Time (ps)Alt era 公司 2012 年 1 1 月外部存储器接口手册卷 2 ： 设 计指南6–8第 6 章：L PDD R2 SDR AM 电 路板设 计指南信号匹配图 6–6.图 6–6 显示了 使用具 有校准 的串行 34 ohm OCT 的 Arria器时钟 信号。400MHz 的存储器时钟仿真V HSUL-12 的 400MHz 存储Vlag()Time (ns)从 LPDDR2 SDRAM 器 件到 FPGA 的输入LPDDR2 SDRAM 器件驱动以下输入信号到 F PGA 中：■ 读数 据 (read data)■ DQSL PDDR2 SDRAM 具有高度灵活性，通过调整驱动强度来匹配存储器总线阻抗，从而不再需要匹 配电压 (VTT) 和串行 匹配电 阻。可编程 的驱动 强度选 项是 34.3 ohms、40 ohms ( 默认 )、48 ohms、60 ohms、80 ohms和 120 ohms。您必须执行