两款芯片的总结.docVIP

一.PLX PCI9052 1、电源和地（23） Num Pin Name Type Function 1 TEST I 高为测试；低为正常操作； 2～3 SPARE N/A 备用管脚； 4～13 POWER I 5V电压； 14～23 GROUND I 接地； 2、串行EEPROM接口（4） Num Pin Name Type Function 1 EECS O 片选； 2 EEDO I 串行读数据； 3 EEDI O 串行写数据； 4 EESK O 时钟； 3、PCI系统总线（49） Num Pin Name Type Function 1～32 AD[31:0] I/O 数据地址复用总线； 33～36 C/BE[3:0]# I 总线命令和字节使能； 37 CLK I 33MHz时钟； 38 DEVSEL# O 指示目标设备已被选中； 39 FRAME# I 指示总线操作的起始与终止； 40 IDSEL I 选取配置的目标设备 41 INTA# O 请求中断； 42 IRDY# I 指示主设备已准备好完成数据传输； 43 LOCK# I 锁定信号； 44 PAR I/O 校验； 45 PERR# O 校验错误； 46 RST# I 复位； 47 SERR# O 系统错误； 48 STOP# O 停止； 49 TRDY# O 目标设备准备就绪； 4、局部总线（14） Num Pin Name Type Function 1 MODE I 总线模式，高为复用，低为非复用模式； 2 LINTI1 I 本地中断1； 3 LINTI2 I 本地中断2； 4 LCLK I 最高为40MHz的本地总线时钟； 5 LHOLD I 请求使用局部总线； 6 LHOLDA O 应答LHOLD； 7 LRESET# O 本地复位；复位9052时同时复位本地总线上的设备 8 BCLKO O 可选择使用的局部总线时钟； 9～10 CS[1:0] O 片选； 11 USER0/ WAITO# I/O 可被配置为用户I/O管脚或者本地总线等待输出管脚； 12 USER1/ LLOCKO# I/O 可被配置为用户I/O管脚或者本地总线锁定输出管脚； 13 USER2/ CS2# I/O 可被配置为用户I/O管脚或者片选2输出管脚； 14 USER3/ CS3# I/O 可被配置为用户I/O管脚或者片选3输出管脚； 5、局部总线数据传输管脚描述（不依赖于模式）（7） Num Pin Name Type Function 1 ADS# O 地址选通，指示有效地址和一个新总线访问的开始； 2 ALE O 地址锁存使能； 3 LW/R O 高为写，地为读； 4 BLAST# O 指示总线访问的最后一次传输； 5 RD# O 指示读信号； 6 WR# O 指示写信号； 7 LRDYi# I 本地准备好输入信号，指示读数据已经放在局部总线上或者写数据已经被接受； 6、模式决定的局部总线数据传输管脚描述（63） Num Pin Name Type Function 1 BTERM# I 突发终止； 2～27 LA[27:2] O 地址总线； 28～59 LAD[31:0] I/O 可配置成32bits、16bits和8bits数据总线； 60～63 LBE[3:0] O 字节使能； 1. 模式以及局部总线仲裁信号： 1）MODE：接低表示总线非复用模式，接高表示总线复用模式； 2）LHOLD：局部总线主控使用请求，低有效；若接地则表示PCI9052始终拥有局部总线的控制权； 3）LHOLDA：LHOLD信号的应答输出； 4）LINTi1，LINTi2：局部总线中断输入，本设计从设备无需中断请求，通过PCI9052内部寄存器配置其为无效信号。 5）LLOCKO#：用于局部总线的当前主控设备锁定控制权，禁止其它设备获得局部总线控制权，在本设计中也可以不接； 6）WAITO#：用于输出PCI9052等待状态发生器的等待状态，当该输出信号被置有效时，输入的LRDYi信号无效； 7）BCLKO：输出到局部总线从属设备的PCI总线时钟； 8）LCLK： PCI9052局部总线的工作时钟； 9）LRESET#：PCI9052复位时输出的复位信号，用于在PCI9052复位的同时复位连接在局部总线上的从属设备； 10)CE[1:0]：片选信号。 2.依赖于模式的数据传输信号： 1）LBE[3:0]：在16位数据传输模式下 LBE3#：字节使能LAD[15:8]； LBE2#：未使用； LBE1#：地址位1，LA1； LBE0#：字节使能LAD[7:0]。 2）LA[27:0]