第1章微型计算机基础知识(免费阅读).pptVIP

1. 压缩BCD码 是一个字节中存放两个十进制数字位 如：将十进制数8962用压缩BCD码表示 1000 1001 0110 0010 在主存中存放形式： 2. 非压缩BCD码 是指每个字节中只存放一个十进制数字位 如：将十进制数8962用非压缩BCD码表示 0000 1000 0000 1001 0000 0110 0000 0010 在主存中存放形式： 1.3.2 BCD码 3. BCD码加法运算 BCD加法就是按“逢十进位”的原则进行相加，其和也是一个BCD数。但微机只能进行二进制加法，在相邻BCD码字之间只能“逢十六进位”。导致出现非BCD码。因此需要对结果进行调整，做到“逢十进位” 1.3.2 BCD码 结果仍为BCD码 96 [34]BCD + [62]BCD 34+62= 例： 1.3.2 BCD码 例：89+95= 184 [89]BCD + [95]BCD 100011110B ←运算结果的低4位出现非BCD码 高4位出现进位，均应做加6调整 ← 结果仍为BCD码 进位→ + 110000100B 1.3.2 BCD码 低位向高位产生进位， 高位出现非BCD码 均应作加6调整 相加结果为无符号数，最高位进位有效 进位 结果仍为BCD码 117 例： 48+69= [48]BCD + [69]BCD 100010111B + 1.3.2 BCD码 在BCD加法过程中，进制不同导致出现非BCD码或某位向高位产生进位，使运算结果不正确。在这种情况下均应作加6调整，以补上多拿走的6。十进制调整在微机中有专门的调整电路自动完成 总结： 1.3.2 BCD码 BCD码减法运算与加法运算同理 减法运算的调整原则：在运算过程中某位出现借位或非BCD码，相应位作减6调整，减去多借的6。也是有专门的指令来完成的 例： 58-25= [58]BCD [25]BCD - 结果仍为BCD码 33 4. BCD码减法运算 1.3.2 BCD码 例： 35-28= ←低四位向高四位借位 ←运算结果的低4位出现非BCD码 7 [35]BCD _ [28]BCD _ ← 个位做减6调整 ← 结果仍为BCD码 1.3.2 BCD码 1. 二进制数的算术运算 1.4 二进制数的运算及其电路 §1.4.1 二进制数的运算 加法运算规则： 0+0=0 0+1=1 1+0=1 1+1=0（进位1） 1.4.1 二进制数的运算 减法运算规则： 0-0=0 1-1=0 1-0=1 0-1=1（有借位） 乘法运算规则： 0×0=1×0=0×1=0 1×1=1 除法运算规则： 二进制数的除法是乘法的逆运算 “与”运算（AND） 1.4.1 二进制数的运算 2. 二进制数的逻辑运算 “或”运算（OR） 1.4.1 二进制数的运算 “非”运算（NOT） “异或”运算（XOR） 1.4.1 二进制数的运算 微机中的运算都是在运算器中运行的， 运算器是由加法器构成的，只会做二进制加 法运算，一位二进制全加器电路如图所示： FA Si Ai Bi Ci+1 Ci 全加器真值表 1.4 二进制数的运算及其电路 §1.4.2 加法器 1.4 二进制数的运算及其电路 §1.4.3 二进制数的加法/减法电路 a0a1a2a3a4a5a6a7 为被加数/被减数 b0b1b2b3b4b5b6b7 为加数/减数 S0S1S2S3S4S5S6S7 为和或差 C1C2C3C4C5C6C7C8 为加法运算中 低位向高位的进位 SUB为加减控制信号 1.4.3 二进制数的加法/减法电路 当执行减法指令时，SUB=1，图中各异或逻辑门均为反相逻辑门，则Si= ai-bi+ci = ai+ bi +ci，并且FA连同SUB的状态一起做加法运算 当执行加法运算指令时，SUB=0，图中各异或逻辑门均为同相逻辑门，对加数没有任何影响，则Si=ai+bi+ci 结论：微机作减法运算时，其运算过程是：一个数减去另一个数，等于加上另一个数的反码并加1，这个运算过程称为补码