第3章集成电路中的无源元件(免费阅读).pptVIP

* * 第3章 集成电路中的无源元件 3.1 集成电阻器 3.2 集成电容器 3.3 互连（内连线） 集成电路中常用的无源元件是电阻、电容，它们的制作工艺与NPN管(或MOS管) 兼容。集成电阻、电容的最大优点是元件间的匹配及温度跟踪较好，所以在电路设计时应充分利用此特点，使电路性能不是依赖于单个元件的特性，而是与元件的比值有关。 集成电阻器和电容器的缺点如下： (1)精度低(土20％)，绝对误差大； (2)温度系数较大； (3)可制作的范围有限，不能太大，又不能太小； (4)占用的芯片面积大，成本高。所以在集成电路中应多用有源元件，少用无源元件。 3.1 集成电阻器 一、基区扩散电阻 1、基区扩散电阻的结构和设计 这类电阻器是利用集成晶体管的基区扩散层做成的，其典型结构如图3.1所示。 图中N型外延层接电路的最高电位，或接至电阻器两端中电位较高的一端。因为衬底接电路的最负电位，这样，R与另一R之间就形成了一个独立的电阻器。 3.1式是一个长方形导电薄层的电阻计算公式，实际的基区扩散电阻的图形并不是这么简单，而是有引出端，大电阻还有拐角，基区杂质的横向扩散会引起电阻条宽的增大等等，因此要根据实际情况加以修改。 (1)端头修正 (2)拐角修正因子 (3)横向扩散修正因子 (4)薄层电阻值RS的修正 2、基区扩散电阻最小条宽WR.min的设计 基区扩散电阻图形的设计，实际上是在已知阻值R和工艺参数(基区扩散薄层电阻RS、结深xjc)的条件下，设计电阻的最小条宽和形状。 基区扩散电阻最小条宽的设计受到三个限制：由设计规则决定的最小扩散条宽，由工艺水平和电阻精度决定的最小电阻条宽WR.min和由流经电阻的最大电流所决定的WR.min。在设计电阻最小条宽WR.min时，应取三者中最大的一种。 3、基区扩散电阻的温度系数TCR 二、其它常用的集成电阻器 1、发射区（磷）扩散电阻 2、隐埋层电阻 3、基区沟道电阻 基区沟道电阻的结构如图3.10所示，它是在基区扩散层上再覆盖一层发射区扩散层，利用两次扩散所形成的相当于晶体管基区的部分作为电阻器的，所以称为基区沟道电阻。由于薄层电阻Rs较大，所以可以用小面积制作大阻值的电阻。 4、外延层电阻（体电阻） 外延层电阻的结构如图3.11所示，它是直接利用外延层做成的电阻，两端的N+扩散区是电极的接触区，故又称为“体电阻”。由于外延层的薄层电阻较大，所以可以做高值电阻。 如果在外延层上再覆盖一层P型扩散层，就可做成更高阻值的电阻，即外延层沟道电阻(如图3.13所示)，其结构与基区沟道电阻类似。 5、离子注入电阻 离子注入电阻的结构如图3.14所示，它是在外延层上注入硼离子形成电阻区，在电阻区的两端进行P型杂质扩散，以获得欧姆接触，作为电阻的引出端。 离子注人电阻的缺点是由于注入结深较小(0.1～0.8μm)，所以注入层的厚度受耗尽层的影响较大，导致电阻的阻值随电阻两端电压的提高而增大。 离子注入电阻具有以下一些特点： (1)薄层电阻Rs的可控范围较大，为0.1～20kΩ／□，所以可以做的阻值范围较大。由于Rs可由注入条件精确控制，因此电阻的精度较高，常用来做大阻值的高精密电阻。 (2)由于离子注入工艺横向扩散较小，离子注入电阻的实际尺寸W、L可由注入掩模窗口精确确定。 (3)电阻的温度系数与退火条件及Rs等有关，所以可以控制。 三、MOS集成电路中常用的电阻 1、多晶硅电阻 2、用MOS管形成电阻 在MOS电路中经常使用MOS管形成的电阻，它所占的芯片面积要比其他电阻小很多，但它是一个非线性电阻。 3.2 集成电容器 在集成电路设计中应尽量避免使用电容器，因为集成电容器的单位面积电容量CA比较小，而电容量C＝A. CA ，所以为达到一定的电容量，就要有较大的面积A。例如，做一个30pF的MOS电容，要占0.1mm2的芯片面积，而一个最小面积晶体管(加上隔离框)所占的芯片面积约为0.01mm2，更何况一个MOS管所占的芯片面积更小。 一、双极集成电路中常用的集成电容器 在双极集成电路中，常使用的集成电容器有反偏PN结电容器和MOS电容器。 1、反偏PN结电容器 PN结电容器的制作工艺完全和NPN管工艺兼容，但其电容值做不大。发射结的零偏单位面积电容CjAO大，但击穿电压低，约为6～9V。集电结的零偏单位面积电容CjAO小，但其击穿电压高，大于20V。 *