第5章 发射极耦合逻辑(ECL)电路(精编).pptVIP

集成电路设计概论西安交通大学微电子学系刘润民第 5 章 发射极耦合逻辑(ECL)电路 序 言 TTL电路在电路转换时由于多发射极晶体管对电流的反抽作用，加速了晶体管基区储存电荷的释放，从而有效地提高了电路的开关速度；而STTL电路由于采用肖特基箝位晶体管和新工艺，抑制了晶体管的过饱和及寄生电容，使电路速度进一步提高，但它仍没能完全摆脱“饱和”这一工作状态。 为了适应数字系统在超高速方面的需求，研究人员做了大量的研究工作，研制出最典型的超高速电路－－发射极耦合逻辑(ECL)集成电路。该电路中的晶体管工作在放大和截止两个状态，而不进入饱和区，这就从电路结构和设计上，根除了常规TTL电路中晶体管从饱和到截止状态转换时所需释放超量存储电荷的“储存时间”，也没有STTL电路因采用SBD箝位而带来的附加寄生电容，因而ECL电路的速 度很高，电路的平均延时可以做到几个ns甚至亚纳秒数量级。 由于电路中晶体管是工作在放大状态，因此电路功耗相对较大，也就是说电路速度的提高是以牺牲功耗换取的。近年来经过改进的电路结构和采用新工艺，使ECL电路不仅达到超高速，而且功耗也有明显降低。目前ECL电路的平均延迟时间在亚纳秒数量级的单元电路功耗可降至几毫瓦的数量级，使ECL电路成为数字系统中无以匹敌的重要角色。 与其他电路一样，ECL电路的逻辑功能基础也可归结为基本门电路和工作过程，本章以ECL10K系列中的或/或非门为例做基本分析，然后讨论ECL电路的逻辑扩展和版图设计。 5.1 ECL门电路的工作原理 ECL电路中的基本门是或/或非门，它是由电流开关、参考电压源和射极输出器三部分组成。如图5.1所示。 电路中Q1A、Q1B、Q2管、RC1、RC2和RE组成射极耦合电流开关，它是ECL电路的核心部分，其中Q2管为定偏管，从VC1,VC2获得或/或非输出。 Q5,D1,D2,R1～R3构成参考电压源，为Q2提供固定的基极偏置电压VBB， Q3,Q4为射极开路的射极输出器，作为电路的输出级，以解决输入与输出电平的匹配问题。 5.1.1 射极耦合电流开关 由图5.1所见，射极耦合电流开关实际是一个一边为固定输入，另一边为大信号多输入端的射极耦合差分级，其工作原理与单端输入，双端输出的差分放大器非常类似，但它只起信号传递作用。电路特点是： 输入阻抗高 因为RE＞＞RC1,RC2,所以负反馈作用很强，它不仅使ECL电路的输入阻抗高，而且使晶体管稳定可靠地工作在放大区。 电路速度很快、交流性能好 RP为下拉电阻，为输入晶体管的反向漏电流提供通路，并保证了不用的输入端固定在0电平。 一般来说，ECL电路的负电源为-5.2V，Q1,Q2的集电极直接对地输出(VCC=0)，且以“地”作为参考电平，其典型的逻辑低电平VOL=-1.75V,逻辑高电平VOH=-0.924V,而VBB=-1.29V为逻辑电平的中间值。 当电路的输入端由-1.75V变为-0.924V(输入端A或B由0变为1),VC1由0V变为-0.98V,即输入管Q1,Q2起了反相器的作用，此时VC2由-0.98V变为0V(或者由0变为1),即定偏管Q2是同相输出。 在电路转换时电流的变化是：当Vi由0变为1时，输入管导通、Q2截止，电流IE全部流经输入管。当Vi由1变为0时，输入管截止、Q2管导通，电流IE全部流经Q2管。两种情况下的IE基本相等。所以由Q1,Q2,组成的电路相当于一个横流源。 由以上分析可见，该电路的作用相当于一个电流开关，时而把电流拨给输入管，时而把电流拨给Q2管，这就是所谓电流型开关逻辑电路的由来。但他们的输出高、低电平比输入高、低电平约高0.8V。 5.1.2 射极输出器 如图所示，射极输出器由Q3,Q4组成，其作用有三个： 保持输出相位不变、逻辑关系不变； 进行电位平移； 由于电流开关的输出高低电平比输入高低电平约高0.8V，所以电流开关的输出不能直接作为下一级ECL电路的输入(会引起逻辑错误)，经射极输出器位移一个VBE后，可以获得ECL标准逻辑电平，使前级的输出电平和后级的输入电平数值匹配。 提高负载能力、扩展逻辑功能。 由于射极输出器的输入阻抗高、输出阻抗低，不仅能起到缓冲、隔离和电流放大作用，而且增大了电路的负载能力。 5.1.3 参考电压源 参考电压源在ECL电路中的作用是决定电路逻辑电平的位置、阈值电压和抗干扰能力。特别在电路工作于超高速的情况下，这些问题尤为重要。 由差分放大器的分析可知，当定偏管Q2的基极电位VBB值确定以后，电路输入端的高低电平也就确定(分别为：V1H-VBB＞4Vt,