第9章_并行接口电路(免费阅读).pptVIP

第9章 并行接口电路 第一节 8255A的工作原理 INTRA: 8255向CPU申请中断，高有效，请求CPU中断。 INTR为高有3个条件: 1) STB为高，即数据已打入8255； 2) IBF为高，即8255已收到数据；3) INTE(中断请求允许)为高，即8255允许以中断方式应答。 INTRA为高，通知CPU可以取8255A口中的数。 INTEA: Interrupt Enable，中断允许信号，设置中断允许或屏蔽中断的信号。INTE没有外部引出端，由软件对C口某位进行置0或置1的操作实现。对A口，中断允许端是PC4，对B口，是PC2。置1允许中断，置0屏蔽中断。 端口B在方式1输入下各个联络线的定义与端口C完全一样，只是占用C口的联络线与端口A不同。其中，其中断屏蔽允许位是PC2。 PC0~2属于B口联络线，PC3~5属于A口联络线，PC6，PC7没有被重新定义，仍可作为基本I/O口使用，属于C口的高半部分，在控制字中定义其输入输出特性。 工作时序 1) 数据与STB由外设进入8255，STB为低，通知8255接受数据。 2) 8255收到STB信号，将IBF置为1，通知外设禁止再送入数据，同时接受数据。 3) STB信号是由外设发出，一般有效500ns。 4) 具备3个条件：STB为高，IBF为高，INTE为高，8255向CPU发中断申请信号，通知CPU取走数据。 5) CPU接到中断申请后，响应中断，向8255相应端口发读信号，6) 读信号的下降沿复位中断申请，7) 上升沿复位8255向外设发的禁止输入信号，外设得以向8255发送下一数据。 外设 8255A CPU (1) STB (2) IBF (3) INTR (4) RD 3. 方式1下输出操作的联络信号线定义及时序 指定了端口C的3根线做其联络信号线。 : Output Buffer Full,输出缓冲器满，8255A接到CPU送来的数据后，将数据连带这个信号一起送往外设，这个信号相当于启动信号，通知外设开始接收数据。 : 外设应答信号，外设送入8255，低有效，持续一段时间后由外设撤销。有效时表示外设已接到数据，这个信号可以将OBF变高，表示CPU可以进行下一次传输。 INTR：中断请求信号，由8255发往CPU，高有效，为高的条件是：WR、OBF、ACK和INTE均为高电平，分别表示为： WR为高：CPU已写完一个数据； OBF为高：输出缓冲器已空； ACK为高：外设应答信号结束。表明外设收到数据； INTE为高：8255允许中断。 INTEA: Interrupt Enable，中断允许信号，设置中断允许或屏蔽中断的信号。INTE没有外部引出端，由软件对C口某位进行置0或置1的操作实现。对A口，中断允许端是PC6，对B口，是PC2。置1允许中断，置0屏蔽中断。A口与输入不同。 端口B在方式1输出下各个联络线的定义与端口C完全一样，只是占用C口的联络线与端口A不同。其中，其中断屏蔽允许位是PC2。其占用的联络线与输入时一样，但联络线的定义不同。 PC0~2属于B口联络线，PC3，PC6，PC7属于A口联络线，PC4，PC5没有被重新定义，仍可作为基本I/O口使用，属于C口的高半部分，在控制字中定义其输入输出特性。 输出时序： 1) CPU在INTR为高的情况下WR信号有效，通过DB向8255写入数据； 2) WR信号的上升沿使INTR为低，禁止CPU继续向8255发送数据； 3) WR信号的上升沿使OBF信号有效，通知外设取走8255端口的数据；同时，CPU输入的数据也出现在8255相应的端口上； 4) 外设取走数据，向8255发送应答信号，5) 其下降沿复位OBF，6) 其上升沿复位INTR，使中断申请信号有效，8255得以继续向CPU申请中断，输出下一个数据。 * 并行接口概念 并行通信就是把一个字符的各数位用几条线同时进行传输，并行通信的信息传输速度快，信息率高。用于数据传输要求较高，距离较短的场合。 并行通信没有标准化，没有对同步和异步传输的严格定义。如果CPU用一个时序信号来管理接口和设备的动作，这样的并行传输称为同步传输；如果CPU和接口设备之间只用应答信号联系，这样的传输称为异步传输。 1. 8255A的内部结构 8255A是Intel系列的并行接口芯片，它是可编程的，可以用来设置其工作方式，不需要再附加外部电路。 接口的功能： 寻址功能 识别是否是I/O口的操作信号，识别是否为端口的片选信号，识别是芯片的哪个寄存器被访问。 2) 输入/输出功能 根据CPU通过控制总线送来的读写信号决定是输入操作还是输出操作。 3) 可编程功能 有些接口具有可编程特性，可以通过指令设定接口的工作方式，工作参数，以满足不同外设的要求。